网站开发能自学吗,seo入门培训课程,关键词是什么意思,规划设计公司探讨交流运行方法检查
Vivado Design Suite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC#xff08;UG949#xff09;方法论指南。您可以生成关于打开、详细阐述、综合或实现的方法论报告设计对于详细设计#xff0c;方法报告会检查XDC和RTL文件。对于有关使…运行方法检查
Vivado Design Suite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoCUG949方法论指南。您可以生成关于打开、详细阐述、综合或实现的方法论报告设计对于详细设计方法报告会检查XDC和RTL文件。对于有关使用Tcl命令运行方法论报告的信息请参阅Vivado Design SuiteTcl命令参考指南UG835。
建议运行方法报告可以让您在在合成之前的精细化阶段这节省了设计过程中的时间。强烈建议您对您的设计进行这些检查并解决发现的任何问题。
运行报告方法
1.从“RTL分析”下的“流导航器”中选择“打开详细设计”。
2.详细说明设计后从Flow Navigator中选择Report Methodology在RTL分析下。或者选择“报告” → 报告方法。
注意或者您可以在Tcl控制台中输入以下命令report_methodology-nameresults_name。
3.在“报告方法论”对话框中设置这些选项然后单击“确定”
•结果名称指定结果的名称该名称显示在方法的选项卡中窗输入唯一的名称可以更容易地识别特定运行的结果在调试期间。
•导出到文件如果要导出到文件请指定用于编写报告的文件名到。要选择默认路径以外的路径请使用浏览按钮。
•交互式报告文件将报告保存到文件中。
•规则允许您探索和指定要运行的规则。
•新选项卡默认情况下会为报告创建一个新选项卡。要禁用此选项请取消选中在新选项卡中打开。 分析方法报告
如果发现违规将打开“方法”窗口。该窗口显示违规行为分组在各种规则类别下。 报告DRCs
以下部分介绍了在Vivado中选择DRC规则和分析DRC违规行为石斑鱼类。有关使用Tcl命令运行DRCs的信息请参阅Vivado Design Suite Tcl《指令参考指南》UG835。有关创建自定义DRC的信息请参阅VivadoDesign Suite用户指南使用Tcl脚本UG894。
建议运行RTL DRCs使您能够在详细说明过程中尽早发现设计问题在合成之前的阶段这在设计过程中节省了时间。
选择DRC规则
1.从“RTL分析”下的“流导航器”中选择“打开详细设计”。
2.设计完成后从RTL下的Flow Navigator中选择Report DRC分析或者选择“报告” → 报告DRC。
注意或者您可以在Tcl控制台中输入以下命令report_drc-nameresults_name。
3.在“报告DRC”对话框中设置以下选项然后单击“确定”
•结果名称指定DRC结果的名称显示在DRC的选项卡中窗输入唯一的名称可以更容易地识别特定运行的结果在DRC窗口中调试期间。
•输出文件可以选择为DRC结果指定文件名。选择其他路径的步骤默认情况下使用浏览按钮。
•交互式报告文件将结果以AMD RPX格式写入指定的文件名。RPX文件是一个交互式报告包含所有报告信息可以使用open_report命令重新加载到Vivado Design Suite中的内存中。
•弃权
•应用豁免使用您创建的豁免来抑制您不再需要的DRC查看。有关更多信息请参阅《Vivado Design Suite用户指南设计》中的此链接分析与闭合技术UG906。
注意使用“仅显示已放弃的违规行为”在“结果”中仅显示已取消的违规行为窗
•忽略所有豁免忽略您创建的豁免。
•规则牌组指定要在设计中运行的规则牌组。规则牌是设计的集合
为方便起见将规则检查分组。在细化过程中只有默认的规则组是可获得的其他规则组在FPGA设计流程的不同阶段可用例如如在合成或实现之后。
•默认运行AMD推荐的一组默认检查。
•opt_checks运行与逻辑优化相关的检查。
•placer_checks运行与放置相关的检查。•router_checks运行与路由相关联的检查。
•bitstream_checks运行与位流生成相关的检查。
•timing_checks运行与时间约束相关联的检查。
注详细设计不支持timing_checks规则组。
•incr_eco-checks检查增量eco设计修改的有效性。
•eco_checks检查工程变更单eco设计修改的有效性。
注意对于详细设计只有默认的规则组可用
•规则指定规则组后根据需要修改规则以运行 分析DRC违规
如果发现违规行为将打开DRC窗口。DRC窗口显示违反规则的情况找到分组在“运行DRC”对话框中定义的各种规则类别下。 违反规则的行为按严重程度进行分类颜色编码如下
•咨询提供设计处理的一般状态和反馈。
•警告表示由于约束或规范可能无法按预期应用。
•严重警告表示将不应用或不应用某些用户输入或约束坚持最佳实践。强烈建议您检查这些问题并变化。
注意在生成比特流期间严重警告会升级为错误。
•错误表示导致设计结果不可用的问题如果没有该问题则无法解决你的干预。设计流程停止。
提示要只查看一种消息类型请双击消息标题中的消息类型窗例如双击“错误”仅显示错误消息。
您可以单独列出DRC违规行为也可以按规则分组列出违规行为。要更改显示请单击
“按规则分组”工具栏按钮。当违规行为单独列出时可以单击Severity列的标头用于按严重性对违规进行排序。要对列进行排序请执行以下操作
•单击列标题以递增顺序对表中的数据进行排序。
•再次单击列标题按降序对表中的数据进行排序。
注有关更多信息请参阅Vivado Design Suite用户指南使用Vivado IDEUG893。当您在DRC窗口中选择违规消息时与在其他打开的窗口如“网表”或“原理图”窗口中交叉选择冲突。这样可以快速定位和检查与具体违规行为。
此外默认情况下冲突属性显示在“冲突属性”窗口中。在里面在DRC窗口中也可以从右键单击菜单中选择“违规属性”以打开违规属性窗口。“违规属性”窗口同时显示违反DRC规则以及违反规则的设计元素的具体详细信息。详细信息视图包括指向违反DRC的特定设计对象的链接。单击链接以查看Netlist窗口、Device窗口、Schematic窗口或源中的设计对象RTL文件。 运行RTL DRCs的Tcl命令以下是相关的Tcl命令
•Tcl命令report_drc
•Tcl命令示例report_drc-name drc_1
注意默认情况下会生成基于文本的报告。您可以使用-name选项创建报表的交互式选项卡。
