亿景网站建设,有赞微商城登录入口,网络营销渠道的类型有哪些,公司展示类网站模板免费下载萌新的SOC学习之自定义IP核 AXI4接口
自定义IP核-AXI4接口 AXI接口时序
对于一个读数据信号 AXI突发读
不要忘记 最后还有拉高RLAST 表示信号的中止
实验任务 #xff1a; 通过自定义一个AXI4接口的IP核 #xff0c;通过AXI_HP接口对PS端 DDR3 进行读写测试 。 S_AXI…萌新的SOC学习之自定义IP核 AXI4接口
自定义IP核-AXI4接口 AXI接口时序
对于一个读数据信号 AXI突发读
不要忘记 最后还有拉高RLAST 表示信号的中止
实验任务 通过自定义一个AXI4接口的IP核 通过AXI_HP接口对PS端 DDR3 进行读写测试 。 S_AXI_HP0 是 PS 端的 AXI 高性能接口它是一个从接口连接到 PS 内的存储器互联用于 PL 访问 PS 内的存储设备包括 OCM 和 DDR。在本次实验中PS 内的数据通路我们在 PL 内自定义的 DDR3 Test IP 核作为主设备通过 PS AXI_HP0 接口与 DDR 控制器进行通信最终对 DDR3 存储器进行读写操作。
AXI4 接口共有五个独立的通道每个通道又有少则几个多则十几个信号如果让我们自己来实现这样一个接口还是比较复杂的。不过大家不用担心我们创建 AXI4 接口的 IP 时Vivado 提供的 IP 封装工具已经自动帮我们实现了这样一个接口并提供了一个示例程序。 箭头所指示的文件实现了 AXI4 协议下的读写测试模块我们甚至都不用对代码作任何修改即可实现对 DDR 的读写测试功能。
代码完成的是一个状态机的跳转
系统复位后状态机处于初始状态在该状态下等待外部输入的启动传输脉冲 init_txn_pulse。一旦检测到 init_txn_pulse 为高电平状态机跳转到 INIT_WRITE 状态。
实验任务 通过自定义一个AXI4接口的IP核 通过AXI_HP接口对PS端 DDR3 进行读写测试 。
