漳州最具口碑的网站建设,免费快速建站工具,seo美式,医院手机网站系列文章
数值#xff08;整数#xff0c;实数#xff0c;字符串#xff09;与数据类型#xff08;wire、reg、mem、parameter#xff09; 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态机的定义和分类 期末复习——数字逻辑电路分…系列文章
数值整数实数字符串与数据类型wire、reg、mem、parameter 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态机的定义和分类 期末复习——数字逻辑电路分为哪两类它们各自的特点是什么 期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种它们的特点是 期末复习——解释下列名词FPGA、ASIC、IP、RTL、EDA、HDL、FSM 期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么能否相互嵌套 期末复习——设计带进位输入和输出的8位全加器包括测试模块 期末复习——举重比赛有三名裁判当运动员将杠铃举起后须有两名或两名以上裁判认可方可判定试举成功若用A、B、C分别代表三名裁判的意见输入同意为1否定为0F为裁判结果输出 期末复习——设计一个带异步复位端且高电平有效的32分频电路 期末复习——设计带异步清零且高电平有效的4位循环移位寄存器 系列文章 下面用Moore状态机实现。即此态由现态和输入决定输出仅由现态决定。
s0:0
s1:1
s2:11
s3:110
s4:1101
s5:11011
总共有六种状态。
module moore(clk,reset,din,dout);input clk,reset,din;output reg dout;//状态编码reg[2:0] ps,ns;parameter s03b000,s13b001,s23b010,s33b011,s43b100;//状态寄存器模块always (posedge clk)beginif (clr 0) pss0;else psns;end//次态模块always (*)begincase(ps)p0: if(din1) nss1;else nss0;p1: if(din1) nss2;else nss0;p2: if(din0) nss3;else nss2;p3: if(din1) nss4;else nss0;p4: if(din1) nss5;else nss0;p5: if(din1) nss1;else nss0;default: nss0;endcaseend//输出模块always (*)beginif(pss5) dout1;else dout0;end
endmodule
