家具网站建设需求,用wordpress仿站,北京百度推广seo,湛江专业建站公司Cache–主存的地址映射
由主存地址映象到cache地址称为地址映射
cache的基本结构#xff1a;
Cache的工作过程#xff1a; CPU发出一个地址#xff0c;同时发给主存和cache的地址映射机构#xff0c;CPU会从主存中取出字还是从cache中取出字#xff0c;主存将块号送入主…Cache–主存的地址映射
由主存地址映象到cache地址称为地址映射
cache的基本结构
Cache的工作过程 CPU发出一个地址同时发给主存和cache的地址映射机构CPU会从主存中取出字还是从cache中取出字主存将块号送入主存cache地址变换机构如果命中就将主存地址转化为cache地址从cache存储体中找到对应的字然后通过数据总线送到CPU完成一次读写过程如果没有命中这个字就不能从cache中取而应该从主存中取出字送给CPU与此同时如果cache中有空间可以装进就将这个字所在的块拿到cache中。如果空间不够不能装进cachecache替换机构就将cache中不常用的块拿出将该字的块替换进cache中。 主存与cache的映射过程 当缓存接收到CPU送来的主存地址后只需要根据cache字块地址字段c位找到cache字块然后判断cache字块地址与主存地址的主存块标记是否相符若符合且有效位为“1”表示cache块已经和主存的某个块建立对应关系cache命中若不符合或有效位为“0”就从主存中读入新的字块代替旧的字块同时将信息送往CPU并修改cache标记将有效位置1。 1.全相联映射灵活性大的映象关系
主存中的任一块映象到缓存中的任一块将主存中一个块的地址块号与块的内容字一起存与cache的行中其中块地址存与cache行的标记部分。cache的数据块大小称为行主存的数据块大小称为块。cache与主存之间的数据交换以块为单位CPU与cache之间的数据交换以字为单位。
优点灵活命中率高 缺点主存字块标记为全部块标记访问cache时主存的字块标记要和cache的全部标记位进行比较所需的逻辑电路很多成本较高实际的cache还要采用各种措施来减少地址的比较次数。 例题某内存64块cache有4块一个块为4个字节按字节编址采用全相联映射方式写出cache和主存地址格式。
全相联映射方式中主存的主存块标记是全部块标记根据主存和cache的对应关系一个块为4个字节能得出主存和cache的块内地址的位数都是2位根据cache的块数是4得出cache块的位数是2。因为主存的块数为64块得出主存块标记的位数是6位。 2.直接映射固定的方式
主存中的任意块映射到缓存中的唯一块每个主存块只与一个缓存块相对应。
i为缓存块号j为主存块号C为缓存块数映射关系式i j mod C 特点不灵活每个主存块只能与固定对应某个缓存块即使还空着许多位置也不能使用。 主存地址的格式 例题某内存64块cache有4块一个块为4个字节按字节编址采用直接映射方式写出cache和主存地址格式。
我们一个个的分析先分析cache cache4块16字节2的4次方字节cache的总位数是4。 主存64块64*4字节2的8次方字节主存的总位数是8
由题意得一个块4个字节就是2的2次方可以得出cache的块内地址为2位又因为cache的总位数是4所以得出cache块有4-2位
主存块标记的位数就相当于主存的总位数减去cache的总位数就是4位最后就求出cache和主存的地址格式
3.组相联映射上述两种映象的折中
组间直接映射组内全相联映射 主存块j按模Q组数映射到缓存的第i组中任一块cache分为Q组每组R块 对应关系有i j mod Q i为缓存的组号j为主存的块号
组内n块组相联映射定义为n路组相联 例题主存容量512K×16位cache容量4096×16位块长为4个16位的字按字地址访存写出二路组相联映射下主存的地址格式。
cache地址的位数40962的12次方12位 主存地址的位数512K2的19次方19位
由块长可得块内地址位2位 二路组相联cache的组数2的10次方/22的9次方。所以主存的区内组号是9位 主存字块标记的位数19-2-98 4.段相联映射
段相联映射是直接映射和全相联映射相结合的方式将主存和cache都分成若干段并且使他们每段所包含的块数都相等段之间采用全相联映射段内块之间采用直接映射。
当段数与cache块数相等时即每段只包含一块为全相联映射 当段数为1时为直接映射
