品牌网站方案,怎么做网站免费优化,有赞支付 wordpress,黄骅港船舶动态计划表目录
一#xff0e;实验目的
二#xff0e;实验仪器设备
三#xff0e;实验原理#xff1a;
四#xff0e;实验要求 五#xff0e;实验内容及步骤
1.实验内容
2.实验步骤
六#xff0e;实验报告
七.实验过程
1.创建Verilog文件#xff0c;写代码
2.波形仿真 …目录
一实验目的
二实验仪器设备
三实验原理
四实验要求 五实验内容及步骤
1.实验内容
2.实验步骤
六实验报告
七.实验过程
1.创建Verilog文件写代码
2.波形仿真
3.作出电路图 4.烧录文件 一实验目的 1.了解4选1的工作原理和实现的方法。 2.实现4选1多路选择器。 3.学会用于Verilog语言进行程序设计。 二实验仪器设备
1.PC机一台 2.FPGA实验开发系统一套。
三实验原理
4选1对应的功能真值表如下图 当选择输入AB为LL时Y输出D0, 当AB为LH时Y输出D1, 当AB为HL时Y输出D2,当AB为HH时Y输出D3。
四实验要求
1.预习教材中的相关内容。 2.阅读并熟悉本次实验的内容。 3.用Verilog语言完成4选1多路选择器电路设计。 五实验内容及步骤
1.实验内容
分别采用case语句表达式、assign语句表达式、条件赋值语句表达式、条件语句表达式if设计4选1多路选择器。选择其中一种方法下载到板子验证即可其余在仿真验证。
2.实验步骤 (1).开机进入QUARTUSⅡ软件系统。 (2).建立工程。主芯片为Cyclone2系列EP2C20Q240C8N型号。工程名为 MUX41a。 (3).新建一个Verilog HDL File文件命名为MUX41a.v。 (4).使用Verilog语言编写4选1多路选择器。 (5).保存文件。 (6).将MUX41a.v文件设置为工程的顶层文件并编译。 (7).创建仿真文件University Program VWF添加所需的变量并进行功能仿 真。 (8).分析仿真结果 (9).配置管脚四个按键分别是1539515431拨码开关接212,213 LED接218 (10).编译综合下载验证。 六实验报告
1.总结Verilog设计多路选择器使用的最基本与核心的语法知识。 2.对仿真的结果进行分析。 3.讨论自己在设计过程中遇到的问题、解决的过程以及收获体会。
七.实验过程
点击New project……创建新工程 然后设置项目的路径和名称自己设置就好了
选择相对应的芯片类型看自己情况选择 创建完成
1.创建Verilog文件写代码
点击New创建文件 选择Verilog文件创建
然后就是写代码写完之后就进行保持文件把文件的名称跟模块的名称改成一样。必须一致
代码如下
module MUX41a(A,B,C,D,S1,S0,Y);input A,B,C,D,S1,S0;output Y;wire ATS0?D:C;wire BTS0?B:A;wire Y(S1?AT:BT);
endmodule写好了之后就进行保存 然后把这个文件设置为顶层文件右键点击这个.v文件然后如下图所示点击设置顶层文件
最后就是编译运行如图所示没有显示报错就说明代码是没问题的。
2.波形仿真 同样的还是去点击新建文件
选择创建仿真文件
如图所示鼠标双击下图红色箭头指向的位置导入输入输出接口。
点击下图箭头指向的位置导入接口设置。 进去之后点击List,显示接口然后把接口右移到当前仿真文件当中最后点击OK就行了。 然后就是设置输入的波形依次如下操作 设置完成了之后就进行编译运行 仿真结果如下 然后对比相关逻辑如果仿真无误就可以去画电路图了。
3.作出电路图
创建block文件如图所示 然后就是点开左下方file文件鼠标右键Verilog文件然后生成子模块文件如图所示 然后就是点开block文件然后点击选择元器件点开project文件夹这里我们就会看到有一个生成的元器件也就是我们前面Verilog语言编程的元器件。 然后就可以去画电路图了。电路图如下所示 画好了电路图就进行引脚的绑定操作。如图所示点开上面红色箭头指向的东西然后下面就是去对每一个输入输出引脚去进行绑定。根据实际情况需求去绑定 绑定完成了之后就是去编译运行运行无错后就可以进行烧录操作了。如图所示点击此处编译运行。 4.烧录文件
点开此处。 这里我们会看到下面有一个芯片这个也就是我们写好了的sof文件然后就是通过你的电脑接口去连接到开发板如果你看到上面有一个No Hardware的时候你点击旁边的按钮进行接口设置设置为USB接口即可。最后点击start就可以进行烧录了。 最后就在开发板去进行检查吧。
以上就是本期的全部内容了我们下一次见
分享一张壁纸
