苏州市规划建设局网站,东富龙科技股份有限公司,漯河网站建设茂睿科技,网站 维护 费用目录 时钟相关概念时钟脉冲时钟频率时钟的作用时钟信号的生成 S3C2440的时钟体系主时钟晶振两个PLL 时钟启动流程相关的寄存器 时钟相关概念
时钟脉冲
按一定电压幅度#xff0c;一定时间间隔连续发出的脉冲信号。它是一个周期性的信号#xff0c;每个周期内包含一个上升沿… 目录 时钟相关概念时钟脉冲时钟频率时钟的作用时钟信号的生成 S3C2440的时钟体系主时钟晶振两个PLL 时钟启动流程相关的寄存器 时钟相关概念
时钟脉冲
按一定电压幅度一定时间间隔连续发出的脉冲信号。它是一个周期性的信号每个周期内包含一个上升沿和一个下降沿。时钟脉冲的上升沿和下降沿通常用于触发和同步各个电子元件的操作例如CPU的指令执行、数据传输、寄存器更新等。
时钟频率
时钟频率是指时钟脉冲的频率即单位时间内时钟脉冲的数量。它通常以赫兹Hz为单位表示表示每秒钟发生的时钟脉冲的次数。时钟频率决定了计算机系统的运行速度和性能较高的时钟频率意味着更快的数据处理能力。
时钟的作用
时钟信号是时序逻辑的基础它用于决定逻辑单元中的状态何时更新。数字芯片中的众多晶体管的导通和关断动作都是按照时钟信号的节奏进行的。
时钟信号的生成
晶体振荡器Crystal Oscillator晶体振荡器是使用晶体的谐振特性来产生稳定时钟信号的元件与晶振类似但通常包含更复杂的电路和调谐元件可以提供更高的频率稳定性和精度。MEMS振荡器MEMS OscillatorMEMS振荡器是利用微机电系统MEMS技术制造的振荡器通过微小的机械结构振动来产生时钟信号。它具有小尺寸、低功耗和抗震动等优点适用于移动设备和嵌入式系统。RC振荡器RC OscillatorRC振荡器是使用电阻R和电容C构成的振荡电路通过RC元件的充放电过程来产生时钟信号。它简单、成本低廉但频率稳定性较差适用于一些低要求的应用场景。PLL锁相环Phase-Locked LoopPLL是一种反馈控制系统通过比较输入信号和参考信号的相位差并调整输出信号的频率和相位使其与参考信号同步。PLL可以提供稳定的时钟信号并具有频率合成和时钟倍频等功能。GPS接收器GPS Receiver全球定位系统GPS接收器可以接收卫星发射的精确时间信号并用作时钟参考。GPS接收器可以提供高精度的时钟信号适用于需要高精度时间同步的应用如通信基站和科学实验。 典型的系统时钟振荡器源通常采用石英晶振而更复杂的系统时钟振荡器则是由PLL合成器提供。
S3C2440的时钟体系 主时钟晶振
S3C2440的主时钟晶振来自于外部晶振XTIPLL或者是外部时钟EXTCLK。时钟生成器包含了一个振荡器其连接外部晶振可以产生需要的高频通过引脚OM[32]来决定时钟源是Crystal还是EXTCLK。
两个PLL
MPLL用于CPU及其他外围器件。通过MPLL会产生三个部分的时钟频率FCLK【用于CPU核】、HCLK【用于AHB总线的设备】、PCLK【用于APB总线的设备】。UPLL专用于USB设备。
时钟启动流程 上电几毫秒后外部晶振输出稳定FCLK外部晶振频率12MHznRESET信号恢复高电平后CPU开始执行命令。在设置MPLL的几个寄存器后需要等待一段时间Lock TimeMPLL的输出才稳定。在这段时间Lock Time内FCLK停振CPU停止工作。Lock Time的长短由寄存器LOCKTIME设定。Lock Time之后MPLL输出正常CPU工作在新的FCLK如400MHz下。
相关的寄存器
设置S3C2440的时钟频率就是设置相关的几个寄存器
LOCKTIME寄存器用于设置Lock Time。MPLLCON寄存器用于设置FCLK和Fin的倍数。CLKDIVN寄存器用于设置FCLK、HCLK、PCLK三者的比例。
