杭州拱墅区网站建设,推荐定制型网站建设,广安哪里有做网站的公司,福州商城网站开发公司计算机组成原理CPU单周期数据通路(MIPS)【计算机组成原理】CPU:单周期数据通路(MIPS)寄存器传送语言RTL1)R(r)表示寄存器r的内容2)M(address)表示主存储器地址address的内容3)传输方向“←”表示#xff0c;从右向左传输4)程序计数器PC的内容直接用PC表示输出信号改变时机1)se…计算机组成原理CPU单周期数据通路(MIPS)【计算机组成原理】CPU:单周期数据通路(MIPS)寄存器传送语言RTL1)R(r)表示寄存器r的内容2)M(address)表示主存储器地址address的内容3)传输方向“←”表示从右向左传输4)程序计数器PC的内容直接用PC表示输出信号改变时机1)setup建立时间触发时钟边缘之前保持稳定一段时间2)hold保持时间触发时钟边缘之后保持稳定一段时间3)clk-2-Q time锁存延迟触发时钟边缘之后不能立即变化有一点点延迟即输入的信号(1或0)在输入之前(下跳沿到达之前)要稳住自己不能出差错在到达下调沿时输入信号不会立刻影响输出而是经历一点点延迟(clk2Q)输出才改变而与此同时输入信号会保持更长一段时间。寄存器组解读1)ReadinA\RB两个读入接口符合组合逻辑输入5-bit寄存器编号选择32个寄存器之一的内容耗费一小段时间(取数时间AccessTime)从BusA\busB输出(2^532)。2)busWrite是写入接口是时序逻辑在(WriteEnable1)(时钟下降沿到达)的情况下经过延迟(CLK2Q)将busW的值写入RW读入接口指定的寄存器中WE0时即使下降沿到来也不会写入。内部结构图3)理想数据存储器① add指令(R-type)指令add rdrsrtRTL:1)M[PC];2)R[rd]←R[rs]R[rt];3)PC ← PC 4设计思路不考虑1)3)两个公共操作:(1)Rs、Rt表示两个源寄存器编号故与RA、RB相连读取这两个寄存器的值分别由busA、busB送入ALU计算由func控制ALUctr进行add操作(2)结果送入busW写入RW指定的寄存器故RW连接Rd只有当结果不溢出且RegWr1的情况下才将结果写入结果溢出(OF1)则送出到溢出处理通路。花费时间PC的CLK2Q时间指令存储器取指令时间寄存器组取数时间ALU延迟寄存器建立时间时钟偏移ALUctradd,RegWr1② ori指令(I-type)指令ori rtrsimm16RTL:1)M[PC];2)R[rt] ← R[rs] or ZeroExt(imm16);3)PC ← PC 4设计思路不考虑1)3)两个公共操作:(1)因为目的寄存器是rt跟R-type的rd不一样所以得在RW装个多路选择器用RegDst控制是用哪个做目的寄存器(R-type用0I-type用1)(2)由于要进行立即数零扩展(32位才能送入ALU)添加一个扩展器用ExtOp1控制进行符号扩展ExtOp0控制进行零扩展(3)由于R-type是两个寄存器数运算I-type有一个来自立即数所以要在ALU一个输入接口装一个多路选择器用ALUSrc0控制寄存器输入ALUSrc1控制立即数输入。时间PC的CLK2Q时间指令存储器取数时间寄存器组取数时间ALU延迟写寄存器的建立时间时钟偏移ALUctror,RegWr1,RegDst1,ExtOp0,ALUSrc1③lw、sw指令(I-type)指令lwlw rt,rs,imm16swsw rt, rs,imm16RTL:1)M[PC];2)Addr←R[rs]SignExt(imm16);3)lw:R[rt]←M[Addr];sw:M[Addr]←R[rt];4)PC ← PC 4)设计思路不考虑1)4)两个公共操作:(1)因为写入目的寄存器的数据来源不是ALU结果而是存储器的输出所以要在busW加一个多路选择器用MemtoReg0控制ALU结果写入MemtoReg1控制存储器读出数据写入(2)因为要从数据存储器取数所以添加了一个数据存储器部件存储器的取数地址由ALU计算R[rs]SignExt(imm16)得到所以ALU结果连接Adr端图中busB输出端连接DataIn将数据写入实现的是指令sw的功能注意该写入是时序逻辑。花费时间lwPC的CLK2Q时间指令存储器取数时间寄存器组取数时间ALU延迟数据存储器取数时间写寄存器的建立时间时钟偏移swPC的CLK2Q时间指令存储器取数时间寄存器组取数时间ALU延迟写存储器的建立时间时钟偏移ALUctraddu,RegWr1,RegDst1,ExtOp1,ALUSrc1,MemWr1,MemtoReg1④beq指令(I-type)指令beq rs,rt,imm16RTL:1)M[PC];2)Cond ←R[rs]-R[rt];3)if (Cond 0) {PC ← PC 4 (SignExt(imm16) x 4)} else{PC ← PC 4}设计思路不考虑1)4)两个公共操作:(1)因为PC下地址产生不同所以增加了下地址逻辑输出下一条指令地址用Branch1使用分支功能Branch0不使用;(2)Zero为R[rs]-R[rt]的零标志在Branch1启用分支功能时Zero0表示两个源寄存器内容相等应该走PC ← PC 4 ( SignExt(imm16)x4)这一路反之走普通的PC←PC 4Branch0时不用考虑Zero的值因为没有启用分支。注意这里的立即数是相对偏移指令数前面的立即数是相对偏移存储单元数。时间PC的CLK2Q时间指令存储器取数时间寄存器组取数时间ALU延迟寄存器建立时间(写入PC)时钟偏移ALUctrsubu,RegWr0,RegDst1/0,ExtOp1/0MemWr0,MemtoReg1/0,ALUSrc1,Branch1因为指令长度32-bit主存按字节编址所以指令的地址总是4的倍数所以低两位总是00所以PC只用存放前30位即PC31:2,所以下条指令的计算方法如下顺序执行时:PC31:2 PC31:2 1转移执行时:PC31:2 PC31:2 1 SignExt[imm16]取指令时:指令地址PC31:2 串接“00”另外这里用Adder是因为无需ALUctr⑤Jump指令(J-type)指令j targetRTL:1)M[PC];2)PC31:2←PC31:28串接 target25:0设计思路不考虑1)4)两个公共操作:(1)因为功能是无条件将目标地址写到PC中所以主要修改的是取指令部件(2)因为送到下一个PC的值不再仅仅是计算结果也可能是直接跳越的结果所以在PC的写入端加一个多路选择器用Jump1控制写入跳跃目的地址Jump0控制写入计算结果。时间PC的CLK2Q时间指令存储器取数时间寄存器建立时间(写入PC)时钟偏移ALUctr1/0,RegWr0,RegDst1/0,ExtOp1/0,ALUSrc1/0,MemWr1,MemtoReg0,Jump1跳转指令的范围2^28256MB的内存【计算机组成原理】CPU单周期数据通路(MIPS)加我一起学习公众号凡古一往计算机组成原理CPU单周期数据通路(MIPS)相关教程
