做新闻类网站需要什么资质,做视频的软件模板下载网站有哪些内容,微信小程序注册方式,免费电视剧大全网站430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe卡 一、板卡概述 板卡使用Xilinx的第三代RFSOC系列#xff0c;单颗芯片包含8路ADC和DAC#xff0c;64-bit Cortex A53系列4核CPU#xff0c;Cortex-R5F实时处理核#xff0c;以及大容量FPGA。 对主机接口采用PCIe Gen3x… 430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe卡 一、板卡概述 板卡使用Xilinx的第三代RFSOC系列单颗芯片包含8路ADC和DAC64-bit Cortex A53系列4核CPUCortex-R5F实时处理核以及大容量FPGA。 对主机接口采用PCIe Gen3x16配合PCIe DMA传输支持高速数据采集和传输。 二、板卡特性 基于Zynq RFSoC系列FPGA支持8路最高5G ADC和8路最高10G的DACPL 2组64bit 2400M DDR4支持PL部分高速存储和处理。 单组4GB字节容量PL部分8GB字节容量。标准PCIe全高半长板型167 x 111 mm 适配常见主机、服务器PCIe Gen3 x16高速数据通讯附带DMA传输例程可快速修改版型支持客户定制开发PS部分1组64bit位宽DDR4单组4GB字节可配置的Dual QSPI 加载支持MicroSD卡加载1000Base-T以太网RJ45端口CPU端USB接口支持支持外部时钟输入 三、FPGA设计框图 PL部分主要分为 PCIe DMA部分PCIe分为寄存器通道和数据DMA通道寄存器用于板卡控制和状态监控数据DMA用于读取ADC采集的数据。DDR4控制管理包括ADC的数据写入DDR4以及上位机从DDR4中读取数据。RF硬件控制用于控制板卡上PLLADC和DAC控制。数据处理模块即用户的数据处理部分。可根据客户的要求定制开发。 板卡时钟灵活支持多种应用配置模拟部分的时钟采用LMK04828双PLL锁相环。 如果采用板内时钟用TCXO和VCXO双锁相环提供稳定可靠的模拟时钟。同时也输出一路给FPGA进行数字处理。 该方案也支持使用外部独立输入时钟通过LMK04828扇出后输出给ADC和DAC。 数字部分使用高集成度的SI5341B单路芯片输出PS和PL所需的各路时钟。 四、部分测试结果
