中国住房和城乡建设部网站证书查询,一级a做爰片免费网站孕交视频,wordpress标题高亮插件,济南网站建设凡科在Verilog HDL的程序设计中#xff0c;有两种情况会生成锁存器。
第一种情况
在always块中使用if语句#xff0c;但是没有else#xff0c;这会导致当条件不成立时#xff0c;没有其他语句可执行#xff0c;使得被赋值的寄存器一直保持不变#xff0c;”锁存“住。
第二…在Verilog HDL的程序设计中有两种情况会生成锁存器。
第一种情况
在always块中使用if语句但是没有else这会导致当条件不成立时没有其他语句可执行使得被赋值的寄存器一直保持不变”锁存“住。
第二种情况
Verilog HDL程序也会在case语句中没有使用default导致产生锁存器。当没有default时如果条件无法在case的列表中找到与之对应的就会陷入”锁存“。
