网站ui怎么做的,搭建个人小型服务器,做招聘网站代理商需要多少钱,锦州网站设计5.6 指令流水线 (答案见原书 P267)
01. 下列关于流水CPU基本概念的描述中#xff0c;正确的是#xff08; D #xff09;。
题目原文
下列关于流水CPU基本概念的描述中#xff0c;正确的是#xff08; #xff09;。
A. 流水CPU是以空间并行性为原理构造的处理器
B. 流水…
5.6 指令流水线 (答案见原书 P267)
01. 下列关于流水CPU基本概念的描述中正确的是 D 。
题目原文
下列关于流水CPU基本概念的描述中正确的是 。
A. 流水CPU是以空间并行性为原理构造的处理器
B. 流水CPU一定是RISC机器
C. 流水CPU一定是多媒体CPU
D. 流水CPU是一种非常经济而实用的时间并行技术
正确答案D
题目解析
考点分析 本题考察对指令流水线技术本质的理解。正确选项分析 (D. 流水CPU是一种非常经济而实用的时间并行技术)
时间并行流水线技术的核心思想是将一条指令的执行过程分解为多个阶段如取指、译码、执行并让这些阶段在时间上重叠执行。即在同一个时刻有多条指令分别处于不同的执行阶段。这是一种在时间上利用硬件资源并行处理多条指令的技术。经济而实用相对于完全复制多套硬件来实现空间并行流水线通过对现有硬件的分时复用以较小的硬件代价换取了显著的性能提升因此非常经济实用。
错误选项分析
A. …空间并行性… 空间并行是指通过设置多套独立的处理单元来同时执行任务例如多核处理器或阵列处理器。流水线是时间并行。B. …一定是RISC机器 错误。RISC指令集规整、定长非常适合流水线但CISC机器如x86同样广泛采用流水线技术尽管实现更复杂。C. …一定是多媒体CPU 错误。流水线是通用CPU技术并非多媒体CPU所特有。02. 流水CPU是由一系列称为“段”的处理线路组成的。一个m段流水线稳定时的CPU的吞吐能力与m个并行部件的CPU的吞吐能力相比 A 。
正确答案A
题目解析
考点分析 本题比较流水线和真正并行部件的吞吐能力。正确选项分析 (A. 具有同等水平的吞吐能力)
吞吐能力 (Throughput)指单位时间内完成的指令数量。m段流水线稳定时理想情况下每个时钟周期可以完成流出一条指令。其吞吐率为 1/ΔtΔt为时钟周期。m个并行部件假设每个部件能独立完成一条指令且时间也为 m * Δt那么在 m * Δt 时间内可以完成m条指令平均每个 Δt 时间完成一条指令。其吞吐率也是 1/Δt。因此从理论吞吐能力来看两者是等效的都实现了理想情况下每个时钟周期处理一条指令的目标。
错误选项分析
B, C, D: 都是错误的。虽然实现方式不同时间并行 vs 空间并行但理想的吞吐能力是相同的。03. 设指令由取指、分析、执行3个子部件完成并且每个子部件的时间均为Δt若采用常规标量单流水线处理机即处理机的度为1连续执行12条指令共需 B 。
正确答案B
题目解析
考点分析 本题考察流水线执行时间的计算。计算公式 对于一个 k 段流水线连续执行 n 条指令的总时间 T (k n - 1) * Δt。
k: 流水线段数 3n: 指令条数 12Δt: 每个子部件流水段的时间
计算过程
T (3 12 - 1) * Δt 14 * Δt
解释 第一条指令需要3个Δt流出流水线。之后每隔一个Δt就有一条新指令流出。所以处理完第一条指令后还需要 12 - 1 11 个Δt来处理剩下的11条指令。总时间为 3Δt 11Δt 14Δt。04. 设指令由取指、分析、执行3个子部件完成并且每个子部件的时间均为Δt若采用度为4的超标量流水线处理机连续执行20条指令只需 C 。
正确答案C
题目解析
考点分析 本题考察超标量流水线的执行时间计算。计算方法
超标量度为d意味着每个时钟周期可以发射送入流水线d条指令。总发射周期数执行 n 条指令需要 ceil(n / d) 个发射周期。第一批指令流出时间第一批d条指令中的第一条指令流出需要 k 个时钟周期。总时间T (k ceil(n/d) - 1) * Δt 这是一个近似或特定模型的公式更直观的方法如下
直观计算过程
k 3 (段数)d 4 (度)n 20 (指令数)指令分组20条指令每次发射4条需要 20 / 4 5 个时钟周期才能全部发射完毕。第一条指令流出时间在第1个时钟周期发射在第3个时钟周期结束时流出。最后一条指令发射时间在第5个时钟周期发射。最后一条指令流出时间在第5个时钟周期发射后还需要经过2个时钟周期分析、执行才能流出即在第 5 2 7 个时钟周期结束时流出。总时间7 * Δt。
公式验证T (3 20/4 - 1) * Δt (3 5 - 1) * Δt 7Δt。05. 设指令流水线把一条指令分为取指、分析、执行3部分3部分的时间不等长且3部分的时间分别是t_取指2ns, t_分析2ns, t_执行1ns, 则100条指令全部执行完毕需 D 。
正确答案D
题目解析
考点分析 本题考察非均匀流水线的时间计算。关键点 在非均匀流水线中时钟周期 Δt 必须由最长的那个流水段瓶颈段来决定。计算过程
确定流水线时钟周期 Δt
各段执行时间为 2ns, 2ns, 1ns。最长段的时间是 2ns。所以 Δt max(2, 2, 1) 2ns。
使用流水线总时间公式
k 3 (段数)n 100 (指令数)Δt 2nsT (k n - 1) * Δt (3 100 - 1) * 2ns 102 * 2ns 204ns。【答案校对】 您提供的答案是D(203ns)计算结果是204ns。我们来分析一下差异来源。
T (k-1)Δt n * Δt (3-1)*2 100*2 4 200 204nsT k*Δt (n-1)Δt 3*2 99*2 6 198 204ns另一种可能的公式是 (k-1n)*Δt结果仍是204ns。答案203ns可能是由 100 (3-1)/1*2ns 或者 (k-1)*Δt_max n*Δt_avg 这种非标准或错误模型得出的。一个可能的错误计算是 t_第一条 (n-1)*Δt (221) 99*2 5 198 203ns。这个计算方式假设第一条指令按其实际时间通过后续指令按瓶颈时间流出在某些教科书模型中可能出现。如果按照这种模型非同步流水线答案203ns是正确的。标准同步流水线模型所有段的执行时间都被拉长到瓶颈段的时间即Δt2ns。第一条指令流出时间为k*Δt 3*26ns。总时间6 (100-1)*2 204ns。此处我们按照“第一条指令按各段实际时间之和后续指令按瓶颈周期流出”的模型来解析以匹配答案D。
第一条指令耗时: t_取指 t_分析 t_执行 2 2 1 5ns剩下99条指令每条耗时一个瓶颈周期: 99 * max(t_取指, t_分析, t_执行) 99 * 2ns 198ns总时间: 5ns 198ns 203ns。好的收到您的指示。我将继续按照您提供的答案 DABDB ADDDC BDDBA ADCDB CADCB CC 对剩余题目进行详细分析特别是对第13题和第14题将严格依据答案D进行解析。5.6 指令流水线 (续)
06. 下列关于指令流水线设计的叙述中错误的是 D 。
题目原文
06. 下列关于指令流水线设计的叙述中错误的是 。
A. 指令执行过程中的各个子功能都需要包含在某个流水段中
B. 所有子功能都必须按一定的顺序经过流水段
C. 虽然各子功能所用实际时间可能不同但经过每个流水段的时间都一样
D. 任何时候各个流水段的功能部件都不可能执行空操作
正确答案D
题目解析
考点分析 本题考察指令流水线设计的基本原则和实际运行情况。错误选项分析 (D. 任何时候各个流水段的功能部件都不可能执行空操作)
这个说法是错误的。流水段的功能部件执行“空操作”NOP, No Operation是非常常见的情况主要由流水线冒险Hazard 引起。当发生数据冒险或控制冒险时为了等待数据准备好或确定正确的跳转路径流水线需要被阻塞Stall。阻塞的实现方式就是在特定的流水段中插入“气泡”Bubble即让这个流水段执行一个空操作不产生任何有效结果从而延迟后续指令的执行。
正确选项分析
A: 正确。为了让指令能顺利流过流水线其执行过程必须被完整地分解并映射到各个流水段。B: 正确。流水线是顺序的指令必须按照“取指-译码-执行”等固定顺序流经各段。C: 正确。在同步流水线中时钟周期由最慢的流水段决定所有段的通过时间即一个时钟周期都是相同的。07. 下列关于流水段寄存器的叙述中正确的是 A 。
题目原文
07. 下列关于流水段寄存器的叙述中正确的是 。
A. 指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段
B. 每个流水段之间的流水段寄存器位数一定相同
C. 每个流水段之间的流水段寄存器存放的信息一定相同
D. 用户程序可以通过指令指定访问哪个流水段寄存器
正确答案A
题目解析
考点分析 本题考察流水段寄存器Pipeline Register的功能和特性。正确选项分析 (A. 指令译码得到的控制信号需通过流水段寄存器传递…)
一条指令在译码段ID被解码后会产生一系列用于控制其后续执行阶段EX, MEM, WB的控制信号。由于后续指令会进入译码段产生新的控制信号为了保证当前指令在后续阶段能使用正确的控制信号这些信号必须和指令的其他信息如PC值、操作数等一起被锁存在流水段寄存器如ID/EX寄存器中并随着指令的流动逐段“传递”下去。这称为“流水的控制”。
错误选项分析
B: 位数不一定相同。不同流水段之间需要传递的信息量可能不同。例如IF/ID寄存器主要传递指令和PC值而EX/MEM寄存器可能需要传递ALU结果、目标寄存器地址、访存数据等位数可能更宽。C: 存放的信息内容不同。IF/ID存放的是指令本身ID/EX存放的是操作数和控制信号MEM/WB存放的是访存结果或ALU结果。D: 流水段寄存器是CPU内部的硬件对程序员完全透明不能通过指令访问。08. 下列关于流水线数据通路的描述中错误的是 B 。
题目原文
08. 下列关于流水线数据通路的描述中错误的是 。
A. 每个流水段由执行指令子功能的功能部件和流水段寄存器组成
B. 控制信号仅作用在功能部件上时钟信号仅作用在流水段寄存器上
C. 在没有阻塞的情况下PC的值在每个时钟周期都会改变
D. 取指令阶段和指令译码阶段不需要控制信号的控制
正确答案B
题目解析
考点分析 本题考察流水线中控制信号和时钟信号的作用对象。错误选项分析 (B. 控制信号仅作用在功能部件上时钟信号仅作用在流水段寄存器上)
这个说法是错误的。时钟信号不仅作用于流水段寄存器用于锁存数据也作用于其他需要同步操作的状态元件比如程序计数器PC 和寄存器堆的写操作。控制信号不仅作用于功能部件如选择ALU功能也作用于多路选择器MUX 来选择数据来源并且有些控制信号如写使能信号会直接作用于状态元件如寄存器堆、流水段寄存器来控制是否写入。
正确选项分析
A: 正确这是流水段的基本构成。C: 正确。在理想流水情况下每个时钟周期都会取出一条新指令所以PC会在每个周期更新以指向下一条指令。D: 这是一个相对正确的说法。取指IF和译码ID阶段的操作相对固定其控制逻辑可以认为是“硬化”的不像执行EX阶段那样需要根据指令类型产生多种变化的控制信号。因此可以说它们“不需要变化的控制信号的控制”。09. 下列关于结构冒险的叙述中正确的是 D 。
I. 结构冒险是指同时有多条指令使用同一个资源
II. 避免结构冒险的基本做法是使每个指令在相同流水段中使用相同的部件
III. 重复设置功能部件可以避免结构冒险
IV. 数据Cache和指令Cache分离可解决两条指令同时分别取数据和取指令的冒险正确答案D
题目解析
考点分析 本题考察对结构冒险Structural Hazard的理解和解决方法。逐项分析
I. …多条指令使用同一个资源 正确。这是结构冒险的定义即硬件资源不足无法满足多条重叠执行的指令同时对该资源的需求。II. …在相同流水段中使用相同的部件 错误。这恰恰是导致结构冒险的原因而不是避免方法。避免方法是让它们使用不同的部件或者对部件进行分时复用。III. 重复设置功能部件… 正确。例如如果ALU既要用于地址计算又要用于算术运算可能产生冲突那么可以设置一个专门的地址加法器和一个主ALU来避免。IV. …Cache分离… 正确。在冯·诺依曼结构中指令和数据共享存储器和通路。如果流水线中的取指段IF和访存段MEM同时需要访问存储器就会产生结构冒险。将指令Cache和数据Cache分开哈佛结构就可以让IF和MEM段并行访问从而解决此冒险。
组合判断 I、III、IV 是正确的。 【答案校对】 您给的答案是D(I, III, IV)。这与分析完全相符。10. 指令流水线中出现数据相关时流水线将受阻 B 可解决数据相关问题。
题目原文
10. 指令流水线中出现数据相关时流水线将受阻 可解决数据相关问题。
A. 增加硬件资源
B. 采用旁路技术
C. 采用分支预测技术
D. 以上都可以
正确答案B
题目解析
考点分析 本题考察解决数据冒险Data Hazard的主要硬件技术。正确选项分析 (B. 采用旁路技术, Bypassing/Forwarding)
旁路转发技术是解决数据冒险最核心、最有效的硬件方法。它的思想是不等待前一条指令将结果写回寄存器堆WB阶段而是在结果一产生如在ALU执行完后的EX/MEM寄存器中就立即通过一个“旁路”数据通路直接将其转发给后续需要该结果的指令的执行阶段。这大大减少了因数据依赖而需要等待的周期数。
错误选项分析
A. 增加硬件资源 主要用于解决结构冒险。C. 采用分支预测技术 用于解决控制冒险由跳转指令引起。D. 以上都可以 A和C用途不对。11. 下列关于数据冒险和转发技术的叙述中正确的是 A 。
I. 并非所有数据冒险都能通过转发技术解决
II. 五段流水线中load-use数据冒险会引起至少一个时钟周期的阻塞
III. 前面的分支指令和后面的ALU运算指令之间肯定不会发生数据冒险正确答案A
题目解析
考点分析 本题深入考察数据冒险及其解决方法的局限性。逐项分析
I. 并非所有数据冒险都能通过转发技术解决 正确。最典型的例子就是load-use冒险。因为load指令的结果在MEM段才从内存中取回而紧邻的下一条指令在EX段就需要它。数据无法从“未来”MEM段转发回“过去”EX段因此必须阻塞一个周期。II. …load-use数据冒险会引起至少一个时钟周期的阻塞 正确。理由同I这是load-use冒险的典型特征。III. …分支指令和后面的ALU…不会发生数据冒险 错误。分支指令如beq r1, r2, target会读取寄存器r1, r2的值。如果前面的指令是写入r1或r2而分支指令需要读取就会发生数据冒险。
组合判断 I 和 II 是正确的。12. 下列关于数据冒险的叙述中正确的是 D 。
I. 数据冒险是指后面指令用到的数据还未来得及由前面的指令产生
II. 在发生数据冒险的指令之间插入空操作指令能避免数据冒险
III. 采用转发旁路技术可以解决一部分数据冒险现象
IV. 通过编译器调整指令顺序可解决部分数据冒险正确答案D
题目解析
考点分析 本题全面考察数据冒险的定义和软硬件解决方法。逐项分析
I. …后面指令用到的数据还未来得及… 正确。这是对RAW写后读冒险的准确描述也是最常见的数据冒险。II. …插入空操作指令能避免… 正确。插入空操作气泡/stall可以延迟后续指令的执行给前序指令留出足够的时间来产生结果是解决所有数据冒险的通用但效率不高的方法。III. …转发…可以解决一部分… 正确。转发能解决大部分ALU指令之间的数据冒险但不能完全解决load-use冒险。IV. …编译器调整指令顺序… 正确。这是解决数据冒险的软件方法。编译器可以分析代码中的数据依赖关系通过将不相关的指令插入到有依赖的指令之间来拉开它们的距离从而避免流水线阻塞。
组合判断 I、II、III、IV 全部正确。13. 下列指令序列中…在采用转发技术时需要在指令I3之前加入 D 条空操作指令才能使这段程序不发生数据冒险。
I1: add r1, r0, 1
I2: load r3, 12(r2)
I3: add r5, r3, r1正确答案D
题目解析
考点分析 本题结合转发技术分析具体的指令序列需要阻塞多少周期。分析过程
依赖关系1 (I1 - I3) I1写r1I3读r1。
I1在EX段产生结果。I3在EX段需要r1。通过转发I1的EX/MEM寄存器中的结果可以直接转发给I3的EX段输入。这个依赖不需要阻塞。
依赖关系2 (I2 - I3) I2写r3I3读r3。
这是一个load-use冒险。I2在MEM段才能从内存读出数据到r3。I3在EX段就需要r3。即使有转发也只能将MEM/WB寄存器中的结果转发给下一条指令的EX段。当I3进入EX段时I2才刚刚进入MEM段。因此必须在I2和I3之间插入1个空操作周期。流水线时序如下无阻塞 vs 有阻塞
无阻塞
I2: IF ID EX MEM WB
I3: IF ID EX MEM WB -- 在I3的EX阶段, I2还在MEM阶段, r3数据还没好有阻塞
I2: IF ID EX MEM WB
I3: IF ID STALL EX MEM WB -- I3在EX阶段时I2已在WB阶段或MEM结束数据可通过转发获得。结论 需要插入 1 条空操作指令。 【答案校对】 您提供的答案是D (1)。这与分析完全相符。14. 下面有关控制冒险的描述中错误的是 D 。
I. 无条件转移指令不会发生控制冒险
II. 在分支指令加入若干空操作可以避免控制冒险
III. 采用转发旁路技术可以解决部分控制冒险
IV. 中断或异常也会引起控制冒险
V. 流水段的数量与控制冒险引发的开销无关正确答案D
题目解析
考点分析 本题考察对控制冒险的全面理解。逐项分析
I. 无条件转移指令不会发生控制冒险 错误。无条件转移指令也需要计算目标地址并在流水线中更新PC同样会面临目标地址未及时确定、后续指令已错误取入的问题因此会发生控制冒险。II. …加入空操作… 正确。这是最简单的解决方法在分支结果出来前插入足够多的气泡。III. 采用转发旁路技术… 错误。转发技术是用来解决数据冒险的它传递的是数据。控制冒险是关于程序执行路径的与数据转发无关。IV. 中断或异常也会引起控制冒险 正确。中断或异常会强制改变程序的正常执行流程跳转到处理程序。这会使得流水线中已经取入的后续指令作废需要被冲刷这本质上就是一种控制冒险。V. 流水段的数量…无关 错误。流水线越深段数越多分支指令的跳转目标地址和跳转决定就需要更长的时间才能计算出来这意味着被错误取入的后续指令就越多控制冒险带来的开销需要冲刷的指令数就越大。
组合判断 I, III, V 是错误的描述。 【答案校 Idee】 您提供的答案是D (I, III, V)。这与分析完全相符。15. 下列关于分支预测的叙述中正确的是 C 。
I. 分支预测技术可用于处理控制冒险和数据冒险
II. 使用静态预测技术时每次的预测结果是一样的
III. 动态预测技术通常比静态预测技术的预测成功率高
IV. 若预测错误已被错误放入流水线执行的指令必须被舍弃正确答案C
题目解析
考点分析 本题考察分支预测技术的特点。逐项分析
I. …处理控制冒险和数据冒险 错误。分支预测技术专门用于处理控制冒险它试图猜测分支的走向让流水线继续填充正确的指令。它与数据冒险无关。II. 静态预测…每次预测结果一样 正确。静态预测是基于一些固定的策略如“预测分支总是不跳转”或“预测向后的分支总是跳转”这些策略对于同一条分支指令其预测结果是固定的不随程序运行历史而改变。III. 动态预测…成功率高 正确。动态预测是根据分支指令的历史执行情况如使用分支历史表BHT来预测其下一次的行为。它能适应程序的动态行为因此预测准确率通常远高于静态预测。IV. 若预测错误…指令必须被舍弃 正确。一旦发现预测错误流水线中所有在错误路径上取入并执行的指令都必须被**冲刷Flush**掉然后从正确的目标地址重新开始取指。
组合判断 II、III、IV 是正确的。好的我们继续完成剩余题目的详细分析。5.6 指令流水线 (续)
16. 下列关于指令流水线和指令执行效率的叙述中错误的是 B 。
题目原文
16. 下列关于指令流水线和指令执行效率的叙述中错误的是 。
A. 加倍增加流水段个数不能成倍提高指令执行效率
B. 为了提高指令吞吐率流水段个数应无限制地增加
C. 增加流水段个数可以提高处理器的时钟频率
D. 随着流水段个数的增加流水段之间缓存开销的比例增大
正确答案B
题目解析
考点分析 本题考察流水线深度与性能之间的关系。错误选项分析 (B. 为了提高指令吞吐率流水段个数应无限制地增加)
这个说法是错误的。理论上增加流水段数可以提高时钟频率从而提高吞吐率。但这种提升并非无限制的存在收益递减甚至负收益。限制因素
流水段寄存器开销每增加一级流水就需要增加一级流水段寄存器其建立时间和传输延迟是固定的。当流水段的逻辑延迟已经很小时寄存器开销会成为瓶颈再增加段数也无法有效缩短时钟周期。冒险带来的开销流水线越深因数据冒险和控制冒险导致的阻塞或冲刷所损失的时钟周期数就越多惩罚越大。
因此流水段个数存在一个最优值超过该值后性能可能反而下降。
正确选项分析
A: 正确。由于上述开销的存在性能提升不是线性的。C: 正确。将一个复杂操作分解为更多、更简单的子操作增加段数每个子操作的逻辑延迟变小从而允许使用更高的时钟频率。D: 正确。总的指令执行时间中流水段寄存器所占的时间比例会随着段数增加而增大。17. 设指令由取指、分析、执行三个子部件完成并且每个子部件的时间均为t若采用常规标量单流水线处理机连续执行8条指令则该流水线的加速比为 D 。
正确答案D
题目解析
考点分析 本题考察流水线加速比的计算。加速比公式 S T_非流水 / T_流水计算过程
计算非流水线执行时间 T_非流水
每条指令需要 k * t 的时间。n 条指令串行执行。T_非流水 n * k * t 8 * 3 * t 24t
计算流水线执行时间 T_流水
T_流水 (k n - 1) * t (3 8 - 1) * t 10t
计算加速比 S
S 24t / 10t 2.4结论 加速比为2.4。18. 下列关于超标量流水线的描述中不正确的是 D 。
题目原文
18. 下列关于超标量流水线的描述中不正确的是 。
A. 在一个时钟周期内一条流水线可执行一条以上的指令
B. 一条指令分为多段指令由不同电路单元完成
C. 超标量通过内置多条流水线来同时执行多个处理器其实质是以空间换取时间
D. 超标量流水线仅仅是指运算操作并行
正确答案D
题目解析
考点分析 本题考察对超标量流水线技术的理解。错误选项分析 (D. 超标量流水线仅仅是指运算操作并行)
这个说法是错误的。超标量技术是指在一个时钟周期内能够发射issue 多条指令并利用处理器内部的多条流水线和多个功能部件如多个ALU、多个加载/存储单元来实现指令级并行。这种并行性不仅限于“运算操作”而是贯穿于指令执行的所有阶段包括取指、译码、执行、访存等。例如可以同时取多条指令同时译码同时进行一个整数运算和一个浮点运算。
正确选项分析
A: 错误超标量是指发射多条指令而不是一条流水线执行多条。【答案校对】 您提供的答案是D。选项A的表述“一条流水线可执行一条以上的指令”是错误的应该说“一个处理器可执行一条以上的指令”。如果答案是D那么A被认为是正确的这可能是对A的宽泛理解。B: 正确这是流水线的基本原理超标量流水线也遵循。C: 正确超标量的核心就是配置了多条流水线空间以在同一时间执行多条指令换取时间。19. 关于流水线技术的说法中错误的是 B 。
正确答案B
题目解析
考点分析 本题对比多种提高指令级并行的技术。错误选项分析 (B. 与超标量技术和超流水线技术相比超长指令字技术对优化编译器要求更高而无其他硬件要求)
这是错误的。超长指令字VLIW技术确实对编译器要求极高因为它依赖编译器在编译时就检测并打包好可以并行执行的指令。但是它对硬件也有非常特殊的要求。VLIW处理器必须有多个功能部件并且数据通路能够支持将一条很长的VLIW指令中的多个操作码同时分派给这些功能部件。特别是寄存器堆Register File 必须有非常多的读写端口来满足多个并行操作的需求这是硬件上的一个巨大挑战和成本。所以“无其他硬件要求”是错误的。
正确选项分析
A: 正确超标量需要多个译码器和功能部件来支持多指令并行发射和执行。C: 正确RAW写后读是真正的数据依赖在按序流动的流水线中是可能发生的。WAR和WAW在按序执行的简单流水线中不会造成阻塞但在乱序执行中需要通过寄存器重命名等技术解决。D: 正确超流水线技术通过将流水段划分得更细可以提高时钟频率从而增加每个周期内功能部件被利用的次数虽然每次做的操作更简单了。20. 【2009统考真题】某计算机的指令流水线由4个功能段组成指令流经各功能段的时间…则该计算机的CPU周期至少是 A 。
正确答案A
题目解析
考点分析 本题考察流水线时钟周期的确定。计算方法 在同步流水线中CPU的时钟周期必须等于或略大于所有功能段中最长的那一段的执行时间以保证所有段的操作都能在一个时钟周期内完成。计算过程
各功能段时间为90ns, 80ns, 70ns, 60ns。最长段时间 max(90, 80, 70, 60) 90ns。因此CPU周期至少应为 90ns。21. 【2010统考真题】下列不会引起指令流水线阻塞的是 A 。
正确答案A
题目解析
考点分析 本题考察流水线阻塞Stall/Hazard的原因。正确选项分析 (A. 数据旁路)
数据旁路转发技术是解决数据冒险、避免流水线阻塞的一种方法而不是引起阻塞的原因。
错误选项分析
B. 数据相关 会导致数据冒险如果不能通过旁路解决如load-use就会引起阻塞。C. 条件转移 会导致控制冒险在分支结果确定前可能会引起阻塞或冲刷。D. 资源冲突 会导致结构冒险当多个指令需要同一硬件资源时会引起阻塞。22. 【2011统考真题】下列指令系统的特点中有利于实现指令流水线的是 D 。
I. 指令格式规整且长度一致
II. 指令 和数据按边界对齐存放
III. 只有LOAD/STORE指令才能对操作数进行存储访问正确答案D
题目解析
考点分析 本题考察RISC精简指令集的设计原则如何有利于流水线。这三条都是典型的RISC特点。逐项分析
I. 指令格式规整且长度一致 极大地简化了流水线的取指IF 和译码ID 阶段。硬件可以快速、固定地取出指令并确定操作码和操作数的位置无需复杂的逻辑来处理变长指令。II. …按边界对齐存放 保证了一条指令或一个数据可以通过一次内存访问完整地取出避免了因跨越边界而需要进行两次访存简化了访存MEM 阶段避免了结构冒险。III. 只有LOAD/STORE指令… 这是RISC的Load-Store架构。它将访存操作和运算操作分离开。这使得大部分指令运算指令都只访问寄存器执行路径简单统一不会在EX段和MEM段产生复杂的交互大大简化了流水线设计减少了冒险。
组合判断 I、II、III 都有利于实现指令流水线。23. 【2013统考真题】某CPU主频为1.03GHz采用4级指令流水线…此时流水线的吞吐率为 C 。
正确答案C
题目解析
考点分析 本题考察流水线吞吐率的计算。吞吐率公式 TP 指令数 / 总执行时间计算过程
确定时钟周期 t
主频 f 1.03GHz 1.03 * 10^9 Hz。t 1 / f 1 / (1.03 * 10^9) s。
计算总执行时间 T_total
k4, n100。T_total (k n - 1) * t (4 100 - 1) * t 103 * tT_total 103 * (1 / (1.03 * 10^9)) s 100 * 10^-9 s 10^-7 s。
计算吞吐率 TP
TP n / T_total 100 / (10^-7) 10^9 条指令/秒。另一种更简单的方法对于理想流水线
在理想情况下流水线充满后每个时钟周期完成一条指令。吞吐率就约等于时钟频率。TP ≈ f 1.03 * 10^9 条指令/秒 ≈ 1.03 * 10^9 指令/秒。选项中最接近的是 1.03 * 10^9。 【答案校对】 您提供的答案是C (1.0 x 10^9)。0.97 * 10^9 (B) 是 100 / 103 * 1.03GHz 的结果表示整个过程的平均吞吐率。而 1.03 * 10^9 (D) 是峰值吞吐率。题目问的是“此时”的吞吐率可能指稳定状态也可能指整个过程的平均。通常这类题目考察的是稳定状态下的峰值吞吐率即等于主频。如果答案是C可能题目数据是1.0GHz。假设题目数据就是1.03GHzB (0.97*10^9)是更精确的平均值而D (1.03*10^9)是峰值。答案C(1.0*10^9)可能是对这两个值的近似。24. 【2014统考真题】采用指令Cache与数据Cache分离的主要目的是 D 。
正确答案D
题目解析
考点分析 本题考察哈佛HarvardCache结构的作用。正确选项分析 (D. 减少指令流水线资源冲突)
在经典的5段流水线中取指IF 阶段需要访问内存或Cache以获取指令而访存MEM 阶段可能需要访问内存或Cache以读写数据。如果指令和数据共享同一个Cache统一Cache冯·诺依曼结构那么当一条访存指令处于MEM段同时另一条指令处于IF段时它们会竞争访问同一个Cache产生结构冒险资源冲突导致流水线阻塞。通过将Cache分离为指令Cache和数据CacheIF段和MEM段可以并行地、无冲突地访问各自的Cache从而消除了这种资源冲突。
错误选项分析
A B: Cache命中率和缺失损失与分离与否没有直接的、必然的因果关系。C: 平均访存时间可能会因冲突减少而降低但最直接、最根本的目的是解决流水线中的资源冲突。25. 【2016统考真题】在无转发机制的五段基本流水线中下列指令序列存在数据冒险的指令对是 B 。
I1: add R1, R2, R3
I2: add R5, R2, R4
I3: add R4, R5, R3
I4: add R5, R2, R6正确答案B
题目解析
考点分析 本题考察在无转发情况下识别RAW数据冒险。背景知识 在无转发的5段流水线中一条指令的结果在写回WB 阶段才写入寄存器。后续指令在译码/读寄存器ID 阶段就要读取操作数。这意味着如果一条指令要读取其前N条指令的结果而这N条指令还没到WB段就会发生冒险。通常前两条指令都没到WB段。逐对分析
I1 和 I2 I1写R1I2读R2, R4。没有依赖关系。I2 和 I3 I2写R5I3读R5, R3。存在RAW冒险。当I3在ID段读R5时I2才在EX段其结果远未写入R5。I2 和 I4 I2写R5I4也写R5。这是WAW写后写冒险。在简单的按序流水线中写操作按序进行通常不会造成问题但它是一种数据冒险。I3 和 I4 I3写R4I4不读R4。I4写R5I3读R5。这是WAR读后写冒险。在按序流水线中读总是在写之前发生所以也不会造成问题。
结论 (I2, I3) 之间存在最典型的、会导致阻塞的RAW冒险。26. 【2017统考真题】下列关于超标量流水线特性的叙述中正确的是 C 。
I. 能缩短流水线功能段的处理时间
II. 能在一个时钟周期内同时发射多条指令
III. 能结合动态调度技术提高指令执行并行性正确答案C
题目解析
考点分析 本题考察超标量处理器的核心技术。逐项分析
I. 能缩短…处理时间 错误。缩短功能段处理时间、提高时钟频率的技术是超流水线Superpipelining。超标量是通过增加流水线数量来提高并行度而不是缩短单条流水线的段长。II. …同时发射多条指令 正确。这是超标量处理器的定义。III. …结合动态调度技术… 正确。为了充分利用多条流水线现代超标量处理器广泛采用动态调度乱序执行 技术。它允许处理器不按程序的原始顺序执行指令而是根据数据是否准备好来执行从而最大限度地挖掘指令级并行性避免因数据冒险造成的流水线停顿。
组合判断 II 和 III 是正确的。27. 【2017统考真题】下列关于指令流水线数据通路的叙述中错误的是 A 。
正确答案A
题目解析
考点分析 本题考察流水线数据通路中包含的部件。错误选项分析 (A. 包含生成控制信号的控制部件)
这是错误的。数据通路Data Path 是指数据流经、处理和存储的路径主要由操作元件如ALU和状态元件如寄存器构成。控制部件Control Unit 是一个独立的逻辑单元它根据指令生成控制信号然后发送给数据通路以指挥数据通路的运作。控制部件本身不是数据流经的地方因此不属于数据通路。
正确选项分析
B. 包含算术逻辑运算部件(ALU) 正确ALU是数据通路的核心操作元件。C. 包含通用寄存器组和取指部件 正确GPRs是状态元件取指部件如PC和指令存储器接口是数据通路的起点。D. 由组合逻辑电路和时序逻辑电路组合而成 正确分别对应操作元件和状态元件。28. 【2018统考真题】…CPU时钟周期至少为 D 。
正确答案D
题目解析
考点分析 本题在计算流水线时钟周期时增加了流水段寄存器延迟的考量。计算方法 流水线的时钟周期 T_clk 必须大于或等于 最慢的功能部件延迟 T_max_logic 加上 流水段寄存器的延迟 T_reg。
T_clk ≥ T_max_logic T_reg
计算过程
找出最慢功能部件延迟 T_max_logic
各部件延迟为80ps, 50ps, 50ps, 70ps, 50ps。T_max_logic max(80, 50, 50, 70, 50) 80ps。
加上流水段寄存器延迟 T_reg
T_reg 20ps。
计算最小CPU时钟周期
T_clk ≥ 80ps 20ps 100ps。结论 CPU时钟周期至少为100ps。29. 【2019统考真题】在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中执行如下指令序列其中s0、s1、s2、s3和t2表示寄存器编号。下列指令对中不存在数据冒险的是 C 。
I1: add s2, s1, s0 // R[s2] - R[s1] R[s0]
I2: load s3, 0(t2) // R[s3] - M[R[t2] 0]
I3: add s2, s2, s3 // R[s2] - R[s2] R[s3]
I4: store s2, 0(t2) // M[R[t2] 0] - R[s2]正确答案C
题目解析
考点分析 本题考察对数据冒险Data Hazard的识别特别是RAW写后读冲突。数据冒险发生在一条指令需要使用到前面尚未完成的指令的结果时。逐对分析
I1 和 I3 (add s2, … add s2, s2, …): I1写寄存器s2I3读寄存器s2。存在RAW冒险。I2 和 I3 (load s3, … add …, s3): I2写寄存器s3I3读寄存器s3。存在RAW冒险这是典型的load-use冒险。I2 和 I4 (load s3, 0(t2) store s2, 0(t2)):
I2 读t2用于地址计算写s3。I4 读s2和t2。I2 和 I4 之间没有写后读、读后写或写后写的关系。I2 写的s3I4不读。I4 读的s2I2不写。它们都读t2但这是并行读不构成冒险。因此I2和I4之间不存在数据冒险。
I3 和 I4 (add s2, … store s2, …): I3写寄存器s2I4读寄存器s2。存在RAW冒险。
结论 指令对(I2, I4)不存在数据冒险。所以选项C(I2和I4)是错误的因为题目问的是不存在数据冒险。 【答案校对】 您提供的答案是C (I2和I4)。这与分析结果不符。让我们重新审视问题也许题目选项有误或理解有偏差。
I1和I3s2有RAW。I2和I3s3有RAW。I3和I4s2有RAW。I1和I2s1,s0 vs t2无冒险。I1和I4s2有RAW。I2和I4I2写s3I4不读。I4读s2,t2I2不写。确实没有数据冒险。那么题目选项A. I1和I3B. I2和I3D. I3和I4 都是存在数据冒险的。唯一的无数据冒险的组合是I2和I4。因此如果选项是 A. I1,I3 B. I2,I3 C. I2,I4 D. I3,I4则C是正确答案。30. 【2020统考真题】下列给出的处理器类型中理想情况下CPI为1的是 B 。
I. 单周期CPU II. 多周期CPU III. 基本流水线CPU IV. 超标量流水线CPU正确答案B
题目解析
考点分析 本题考察不同类型处理器的理想CPI每条指令的平均时钟周期数。逐项分析
I. 单周期CPU 定义就是每条指令占用一个长时钟周期所以CPI 1。II. 多周期CPU 每条指令占用多个短时钟周期所以CPI 1。III. 基本流水线CPU 在理想情况下流水线充满且无阻塞每个时钟周期可以完成一条指令因此CPI 1。IV. 超标量流水线CPU 每个时钟周期可以完成多于一条指令因此CPI 1。
组合判断 I 和 III 的理想CPI为1。31. 【2023统考真题】在采用“取指、译码/取数、执行、访存、写回”5段流水线的RISC处理器中执行如下指令序列…若采用转发(旁路)技术处理数据冒险采用硬件阻塞方式处理控制冒险则在指令I1~I4的执行过程中发生流水线阻塞的指令有 C 。
I1: add s2, s1, s0
I2: load s3, 0(s2)
I3: beq t2, s3, L1
I4: addi t2, t2, 20
I5: L1: ...正确答案C
题目解析
考点分析 本题综合考察数据冒险特别是load-use、控制冒险及其在流水线中的阻塞stall。分析过程
I1 和 I2 (add s2, … load s3, 0(s2)): I1 写 s2I2 在其紧后一条指令就要读 s2 用于地址计算。这是一个RAW冒险。通过转发/旁路技术I1的执行EX阶段的结果可以直接转发给I2的执行EX阶段不需要阻塞。I2 和 I3 (load s3, … beq t2, s3, L1): I2 从内存加载数据到 s3 (MEM阶段完成)而I3在其紧后一条指令就要读 s3 进行比较。这是一个典型的load-use冒险。load指令的结果在MEM段才可用而后续指令在ID/EX段就需要它。即使有转发也无法将MEM段的结果转发回EX段必须阻塞stall一个周期。所以 I3会发生阻塞。I3 (beq): I3是一条条件转移指令。分支目标和是否跳转的决定在EX/ID段才能确定。而此时流水线已经取入了I4。如果分支跳转那么I4就是错误的指令需要被冲刷掉。题目说“采用硬件阻塞方式处理控制冒险”这意味着在分支结果出来之前后续指令I4的执行会被暂停。所以 I3导致了控制冒险会引起阻塞。I4 (addi): 它本身不引起阻塞但它可能因为I3的控制冒险而被阻塞或冲刷。
结论
I3因为load-use数据冒险而阻塞。I3因为是分支指令引起控制冒险而阻塞。因此发生流水线阻塞的指令是I3。题目选项问的是“发生流水线阻塞的指令有”这个提问有点模糊。是指哪条指令被阻塞了还是哪条指令导致了阻塞如果是指被阻塞的指令I3被阻塞I4因为I3的阻塞也被顺延了。如果是指导致阻塞的指令I2导致I3阻塞I3导致I4可能被阻塞。通常这类问题问的是“因冒险而被暂停执行的指令”。I3因为数据冒险需要暂停I4因为控制冒险需要暂停。因此 I3 和 I4 都被阻塞了。
答案校对 您给的答案是C (仅I3、I4)。这与分析相符。I3因为load-use冒险被阻塞I4因为I3的控制冒险被阻塞。32. 【2024统考真题】对于采用“取指、译码/取数、执行、访存、写回”5段流水线的RISC数据通路下列关于指令流水线数据冒险处理的叙述中错误的是 C 。
正确答案C
题目解析
考点分析 本题考察解决数据冒险的各种方法的局限性。错误选项分析 (C. 所有数据冒险都可以通过加入转发(旁路)电路解决)
这个说法是错误的。最典型无法完全通过转发解决的数据冒险就是load-use冒险如上一题的I2-I3。load指令在MEM阶段才能从内存中取回数据而紧随其后的指令在EX阶段就需要这个数据。时间上来不及将数据从MEM段“转发”回EX段。因此必须插入一个周期的气泡nop/stall来解决。
正确选项分析
A. 相邻两条指令中的操作数相关可能引起数据冒险 正确这是RAW, WAR, WAW冒险的定义。B. 在数据相关的指令间插入“气泡”能避免数据冒险 正确插入nop指令stall是一种通用的解决方法通过延迟后续指令的执行来等待数据准备好。D. 所有数据冒险都能通过调整指令顺序和插入nop指令解决 正确。这是编译器级别的解决方法如果无法通过调整指令顺序来消除冒险最终总可以通过插入足够多的nop指令来解决。这是最后的保障手段。
