做一万个网站,网站做下载功能,上海网站建设招聘,html表格菜鸟教程前言 数字功放很难搞#xff0c;寄存器很多#xff0c;要配置正确才有声音#xff0c;要想声音好#xff0c;要好好调整。
TAS5711出道很多年了#xff0c;现在仍然在不少功放、音箱中能看到。
TAS5711特征
音频输入/输出
从 18V 电源向 8Q 负载提供 20W 功率 宽 PVDD…前言 数字功放很难搞寄存器很多要配置正确才有声音要想声音好要好好调整。
TAS5711出道很多年了现在仍然在不少功放、音箱中能看到。
TAS5711特征
音频输入/输出
从 18V 电源向 8Q 负载提供 20W 功率 宽 PVDD 范围8V 至 26V 高效的 D 类操作无需散热器 一个串行音频输入两个音频通道 2.1 模式 2 SE 1 BTL 2.0 模式 2 BTL 支持单滤波器PBTL模式 I2C地址选择引脚芯片选择 支持 8kHz 至 48kHz 采样率LJ/RJ/I2S)
音频/PWM处理
具有 24dB 静音功能的独立通道音量控制 卫星和子频道的独立动态范围控制 21 个可编程二阶用于扬声器均衡器和其他音频处理功能 DRC滤波器的可编程系数 直流阻断滤波器 支持3D效果
一般特征
串行控制接口操作无需MCLK 工厂定制的内部振荡器用于自动速率检测 表面贴装型48 引脚7mm x 7mm HTQFP封装 热保护和短路保护 支持 AD 或 BD 模式 特点
- 效率高达 90% AD 和 BD 滤波器模式支持 信噪比106 dBA加权 EQ扬声器均衡可提高音频性能 DRC动态范围压缩。可用作功率限制器。启用扬声器保护轻松聆听夜间模式聆听。 卫星频道和子频道的独立 DRC 自动切换不同采样率的预加载系数。当采样率发生变化时无需向零件写入新的系数。 自动检测自动检测采样率变化。无需外部微处理器干预 仅需 3.3 V 和 PVDDPVDD
应用
电视 iPodTM 基座 条形音箱
描述
TAS5711是一款 20 W、高效的数字音频功率放大器用于驱动立体声桥接式扬声器。一个串行数据输入允许处理多达两个离散音频通道并与大多数数字音频处理器和 MPEG 解码器无缝集成。 该器件接受各种输入数据和数据速率。完全可编程的数据路径将这些通道路由到内部扬声器驱动器。 TAS5711 是一个 I2S 纯从设备接收来自外部源的所有时钟。该TAS5711采用开关速率介于 384kHz 和 352kHz 开关速率之间的 PWM 载波运行具体取决于输入采样速率。过采样与四阶噪声整形器相结合可提供平坦的本底噪声和 20 Hz 至 20 kHz 的出色动态范围。
原理示意图 内部框图1 内部框图2 音效处理框图 引脚图 引脚功能
引脚类型5-V耐受上下拉(2)描述名称管脚号AGND30P 功率级模拟接地A_SEL14DIO 值为 015kΩ 下拉使 I2C 器件地址0x34值为 115kΩ 上拉使其0x36。该引脚可在RESET之后通过将I2C寄存器0x05的1写入位0来编程为输出。在该模式下A_SEL引脚被重新定义为 FAULT有关详细信息请参阅 ERROR REPORTING。AVDD13P 3.3V 模拟电源AVSS9P 模拟 3.3V 电源接地BST_A4P 半桥A的高侧自举电源BST_B43P 半桥B的高侧自举电源BST_C42P 半桥C的高侧自举电源BST_D33P 半桥D的高侧自举电源DVDD27P 3.3V 数字电源DVSSO17P 振荡器接地DVSS28P 数字接地GND29P 功率级模拟接地GVDD_OUT5, 32P 栅极驱动内部稳压器输出。此引脚不得用于驱动外部设备。LRCLK20DI5-V下拉输入串行音频数据左/右时钟采样率时钟MCLK15DI5-V下拉主时钟输入OC_ADJ7AO 模拟过流编程。需要电阻器接地。OSC_RES16AO 振荡器微调电阻器。将 18.2kΩ 1% 电阻连接到 DVSSO。OUT_A1O 输出半桥AOUT_B46O 输出半桥 BOUT_C39O 输出半桥COUT_D36O 输出半桥DPBTL8DI 低电平表示BTL或SE模式;高表示 PBTL 模式。信息直接进入功率级。PDN19DI5-V上拉关断/低电平有效。PDN通过关闭噪声整形器并启动PWM停止序列为器件的电源丢失做好准备。PGND_AB47, 48P 半桥 A 和 B 的电源接地PGND_CD37, 38P 半桥 C 和 D 的电源接地PLL_FLTM10AO PLL负环滤波端子PLL_FLTP11AO PLL正环滤波端子PVDD_A2, 3P 半桥输出A的电源输入PVDD_B44, 45P 半桥输出B的电源输入PVDD_C40, 41P 半桥输出C的电源输入PVDD_D34, 35P 半桥输出D的电源输入RESET25DI5-V上拉复位/低电平有效。通过向该引脚施加逻辑低电平来生成系统复位。RESET是一种异步控制信号可将DAP恢复到默认状态并将PWM置于硬静音状态三态。SCL24DI5-V I2C 串行控制时钟输入SCLK21DI5-V下拉串行音频数据时钟移位时钟。SCLK是串行音频端口输入数据位时钟。SDA23DIO5-V I2C 串行控制数据接口输入/输出SDIN22DI5-V下拉串行音频数据输入。SDIN支持三种离散立体声数据格式。SSTIMER6AI 控制 OUT_x 的斜坡时间以最大限度地减少爆裂声。让此引脚在 BD 模式下保持浮动状态。在AD模式下需要2.2 nF至GND的电容。电容器决定斜坡时间。STEST26DI 工厂测试引脚。直接连接到 DVSS。VR_ANA12P 内部稳压 1.8V 模拟电源电压。此引脚不得用于为外部设备供电。VR_DIG18P 内部稳压 1.8V 数字电源电压。此引脚不得用于为外部设备供电。VREG31P 数字稳压器输出。不用于为外部电路供电。
TAS5711寄存器
黄色为重要寄存器需要设置
子地址寄存器名字节数内容初始化值 A u indicates unused bits. 0x00时钟控制寄存器1说明显示在后续部分0x6C0x01器件 ID 寄存器1Description shown in subsequent section0x700x02错误状态寄存器1Description shown in subsequent section0x000x03系统控制寄存器11Description shown in subsequent section0xA00x04串行数据接口寄存器1Description shown in subsequent section0x050x05系统控制寄存器21Description shown in subsequent section0x400x06软静音寄存器1Description shown in subsequent section0x000x07主音量1Description shown in subsequent section0xFF (mute)0x08通道 1 音量1Description shown in subsequent section0x30 (0 dB)0x09通道 2 音量1Description shown in subsequent section0x30 (0 dB)0x0A通道 3 音量1Description shown in subsequent section0x30 (0 dB)0x0B - 0x0D 1保留(1) 0x0E音量配置寄存器1Description shown in subsequent section0x910x0F 1保留(1) 0x10调制限位寄存器1Description shown in subsequent section0x020x11IC延迟通道11Description shown in subsequent section0xAC0x12IC延迟通道 21Description shown in subsequent section0x540x13IC延迟通道 31Description shown in subsequent section0xAC0x14IC延迟通道 41Description shown in subsequent section0x540x15-0x18 1保留(1) 0x19PWM通道关断组寄存器1Description shown in subsequent section0x300x1A开始/停止周期寄存器1 0x0F0x1B振荡器微调寄存器1 0x820x1CBKND_ERR register1 0x020x1D–0x1F 1保留(1) 0x20输入多路复用器寄存器4Description shown in subsequent section0x0001 77720x21Ch 4 源选择寄存器4Description shown in subsequent section0x0000 43030x22 -0x24 4保留(1) 0x25PWM多路复用器寄存器4Description shown in subsequent section0x0102 13450x26-0x28 4保留(1) 0x29ch1_bq[0]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 0000 0x2Ach1_bq[1]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x2Bch1_bq[2]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x2Cch1_bq[3]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x2Dch1_bq[4]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x2Ech1_bq[5]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x2Fch1_bq[6]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x30ch2_bq[0]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x31ch2_bq[1]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x32ch2_bq[2]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x33ch2_bq[3]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x34ch2_bq[4]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x35ch2_bq[5]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x36ch2_bq[6]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x37 - 0x39 4保留(2) 0x3ADRC1 ae(3)8u[31:26], ae[25:0]0x0080 0000DRC1 (1 – ae)u[31:26], (1 – ae)[25:0]0x0000 00000x3BDRC1 aa8u[31:26], aa[25:0]0x0080 0000DRC1 (1 – aa)u[31:26], (1 – aa)[25:0]0x0000 00000x3CDRC1 ad8u[31:26], ad[25:0]0x0080 0000DRC1 (1 – ad)u[31:26], (1 – ad)[25:0]0x0000 00000x3DDRC2 ae8u[31:26], ae[25:0]0x0080 0000DRC 2 (1 – ae)u[31:26], (1 – ae)[25:0]0x0000 00000x3EDRC2 aa8u[31:26], aa[25:0]0x0080 0000DRC2 (1 – aa)u[31:26], (1 – aa)[25:0]0x0000 00000x3FDRC2 ad8u[31:26], ad[25:0]0x0080 0000DRC2 (1 – ad)u[31:26], (1 – ad)[25:0]0x0000 00000x40DRC1-T4T1[31:0] (9.23 format)0xFDA2 14900x41DRC1-K4u[31:26], K1[25:0]0x0384 21090x42DRC1-O4u[31:26], O1[25:0]0x0008 42100x43DRC2-T4T2[31:0] (9.23 format)0xFDA2 14900x44DRC2-K4u[31:26], K2[25:0]0x0384 21090x45DRC2-O4u[31:26], O2[25:0]0x0008 42100x46DRC control4Description shown in subsequent section0x0000 00000x47–0x4F 4保留(2) 0x50BANK开关控制4Description shown in subsequent section0x0F70 80000x51Ch 1输出混音器12Ch 1 output mix1[2]0x0080 0000Ch 1 output mix1[1]0x0000 0000Ch 1 output mix1[0]0x0000 00000x52Ch 2输出混音器12Ch 2 output mix2[2]0x0080 0000Ch 2 output mix2[1]0x0000 0000Ch 2 output mix2[0]0x0000 00000x53Ch 1输入混音器16Ch 1 input mixer[3]0x0080 0000Ch 1 input mixer[2]0x0000 0000Ch 1 input mixer[1]0x0000 0000Ch 1 input mixer[0]0x0080 00000x54Ch 2输入混音器16Ch 2 input mixer[3]0x0080 0000Ch 2 input mixer[2]0x0000 0000Ch 2 input mixer[1]0x0000 0000Ch 2 input mixer[0]0x0080 00000x55Channel 3输入混音器12Channel 3 input mixer [2]0x0080 0000Channel 3 input mixer [1]0x0000 0000Channel 3 input mixer [0]0x0000 00000x56Output post-scale4u[31:26], post[25:0]0x0080 00000x57Output pre-scale4u[31:26], pre[25:0] (9.17 format)0x0002 00000x58ch1 BQ[7]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x59ch1 BQ[8]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5ASubchannel BQ[0]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5BSubchannel BQ[1]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5Cch2 BQ[7]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5Dch2 BQ[8]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5Epseudo_ch2 BQ[0]20u[31:26], b0[25:0]0x0080 0000u[31:26], b1[25:0]0x0000 0000u[31:26], b2[25:0]0x0000 0000u[31:26], a1[25:0]0x0000 0000u[31:26], a2[25:0]0x0000 00000x5F 4保留(4) 0x60Channel 4 (subchannel) 输出混音器8Ch 4 output mixer[1]0x0000 0000Ch 4 output mixer[0]0x0080 00000x61Channel 4 (subchannel) 输入混音器8Ch 4 input mixer[1]0x0040 0000Ch 4 input mixer[0]0x0040 00000x62IDF post scale4Post-IDF attenuation register0x0000 00800x63–0xF7 保留(4)0x0000 00000xF8设备地址使能寄存器4Write F9 A5 A5 A5 in this register to enable write to device address update (0xF9)0x0000 00000xF9设备地址 更新寄存器4u[31:8], New Dev Id[7:1] , ZERO[0] (New Dev Id (7:1) defines the new device address0X0000 00360xFB–0xFF 4保留(4)0x0000 0000
