合肥网站设计网址,台州免费建站,网站的备案编号,wordpress网页实时更新数据FPGA采用Xilinx pynq Z2开发板。基于V2.5版本开发
OverView
uart端口映射 BUG调试记录
2024.1.7
复位状态导致取指时序错误
错误波形#xff1a; 正确波形 问题代码#xff1a;
2024.1.9
clock_wizard设置输入时钟是输出时钟的2^n倍#xff0c;输出时钟的占空比才…FPGA采用Xilinx pynq Z2开发板。基于V2.5版本开发
OverView
uart端口映射 BUG调试记录
2024.1.7
复位状态导致取指时序错误
错误波形 正确波形 问题代码
2024.1.9
clock_wizard设置输入时钟是输出时钟的2^n倍输出时钟的占空比才是50%
即使clock_wizard设置占空比是50%如果不是2^n倍实际占空比也不会是50%甚至也会影响其他信号的占空比。
2024.1.10
复位信号赋值错误导致core2axi中状态机CS始终不变化
w_valid只拉高一个周期拉了很多波形出来本来以为是aw_ready_i的组合逻辑路径较长FPGA综合时序的问题结果发现aw_ready_i在和aw_ready同一cycle拉高然后就想到状态机未跳转的问题结果一来出来发现NS变化CS不变那就是时钟和复位的问题了时钟不太可能有问题那就是复位的问题然后一看代码傻眼了。。 欸改吧改吧。
后来想为啥软仿没查出来呢 软仿复位信号是Z没有下降沿触发CS默认也是0。
