行政部建设公司网站,顺德网站制作公司,亚马逊网站建设的目的,郑州市做网站的北邮22信通一枚~
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章
持续关注作者 迎接数电实验学习~
获取更多文章#xff0c;请访问专栏#xff1a;
北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录
一.代码部分
1.1 counter_24.v
1.2 divid…
北邮22信通一枚~
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章
持续关注作者 迎接数电实验学习~
获取更多文章请访问专栏
北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录
一.代码部分
1.1 counter_24.v
1.2 divide.v
1.3 debounce.v
二.管脚分配
三.实验效果 一.代码部分
1.1 counter_24.v
module counter_24
(input clk,rst,hold,output [8:0] seg_led_1,output [8:0] seg_led_2,output reg [7:0] led
);wire clk_lh;wire hold_pulse;reg hold_flag;reg back_to_zero_flag;reg [6:0] seg [16:0];reg [3:0] cnt_ge;reg [3:0] cnt_shi;initialbegin seg[0] 7h3f;seg[1] 7h06;seg[2] 7h5b;seg[3] 7h4f;seg[4] 7h66;seg[5] 7h6d;seg[6] 7h7d;seg[7] 7h07;seg[8] 7h7f;seg[9] 7h6f;seg[10] 7hf7;seg[11] 7h7c;seg[12] 7h39;seg[13] 7h5e;seg[14] 7h79;seg[15] 7h71;enddebounce debounce_1(.clk(clk),.rst(rst),.key(hold),.key_pulse(hold_pulse));divide # (.WIDTH(32),.N(12000000)) divide_1(.clk(clk),.rst_n(rst),.clkout(clk_lh));always (posedge hold_pulse)if(!rst1)hold_flag 0;else hold_flag ~hold_flag;always (*)if(!rst1)back_to_zero_flag 0;else if( cnt_shi0 cnt_ge0)back_to_zero_flag 1;else back_to_zero_flag 0;always (posedge clk_lh or negedge rst)begin if(!rst1)begin cnt_ge 4d4;cnt_shi 4d2;endelse if(hold_flag1)begin cnt_ge cnt_ge;cnt_shi cnt_shi;endelse if(cnt_shi0 cnt_ge0)begin cnt_shi cnt_shi;cnt_ge cnt_ge;endelse if(cnt_ge0)begin cnt_ge 4d9;cnt_shi cnt_shi-1;endelse begin cnt_ge cnt_ge-1; endend//计时完成点亮ledalways (back_to_zero_flag)begin if(back_to_zero_flag 1)led 8b0;elseled 8b1111_1111;endassign seg_led_1[8:0] {2b00,seg[cnt_ge]};assign seg_led_2[8:0] {2b00,seg[cnt_shi]};endmodule
1.2 divide.v
module divide ( clk,rst_n,clkout);input clk,rst_n; //输入信号其中clk连接到FPGA的C1脚频率为12MHzoutput clkout; //输出信号可以连接到LED观察分频的时钟//parameter是verilog里常数语句parameter WIDTH 3; //计数器的位数计数的最大值为 2**WIDTH-1parameter N 5; //分频系数请确保 N 2**WIDTH-1否则计数会溢出reg [WIDTH-1:0] cnt_p,cnt_n; //cnt_p为上升沿触发时的计数器cnt_n为下降沿触发时的计数器reg clk_p,clk_n; //clk_p为上升沿触发时分频时钟clk_n为下降沿触发时分频时钟//上升沿触发时计数器的控制always (posedge clk or negedge rst_n ) //posedge和negedge是verilog表示信号上升沿和下降沿//当clk上升沿来临或者rst_n变低的时候执行一次always里的语句beginif(!rst_n)cnt_p0;else if (cnt_p(N-1))cnt_p0;else cnt_pcnt_p1; //计数器一直计数当计数到N-1的时候清零这是一个模N的计数器end//上升沿触发的分频时钟输出,如果N为奇数得到的时钟占空比不是50%如果N为偶数得到的时钟占空比为50%always (posedge clk or negedge rst_n)beginif(!rst_n)clk_p0;else if (cnt_p(N1)) //N1表示右移一位相当于除以2去掉余数clk_p0;else clk_p1; //得到的分频时钟正周期比负周期多一个clk时钟end//下降沿触发时计数器的控制 always (negedge clk or negedge rst_n)beginif(!rst_n)cnt_n0;else if (cnt_n(N-1))cnt_n0;else cnt_ncnt_n1;end//下降沿触发的分频时钟输出和clk_p相差半个时钟always (negedge clk)beginif(!rst_n)clk_n0;else if (cnt_n(N1)) clk_n0;else clk_n1; //得到的分频时钟正周期比负周期多一个clk时钟endassign clkout (N1)?clk:(N[0])?(clk_pclk_n):clk_p; //条件判断表达式//当N1时直接输出clk//当N为偶数也就是N的最低位为0N00输出clk_p//当N为奇数也就是N最低位为1N01输出clk_pclk_n。正周期多所以是相与
endmodule
1.3 debounce.v
module debounce (clk,rst,key,key_pulse);parameter N 1; //要消除的按键的数量input clk;input rst;input [N-1:0] key; //输入的按键 output [N-1:0] key_pulse; //按键动作产生的脉冲 reg [N-1:0] key_rst_pre; //定义一个寄存器型变量存储上一个触发时的按键值reg [N-1:0] key_rst; //定义一个寄存器变量储存储当前时刻触发的按键值wire [N-1:0] key_edge; //检测到按键由高到低变化是产生一个高脉冲//利用非阻塞赋值特点将两个时钟触发时按键状态存储在两个寄存器变量中always (posedge clk or negedge rst)beginif (!rst) beginkey_rst {N{1b1}}; //初始化时给key_rst赋值全为1{}中表示N个1key_rst_pre {N{1b1}};endelse beginkey_rst key; //第一个时钟上升沿触发之后key的值赋给key_rst,//同时key_rst的值赋给key_rst_prekey_rst_pre key_rst; //非阻塞赋值。//相当于经过两个时钟触发//key_rst存储的是当前时刻key的值//key_rst_pre存储的是前一个时钟的key的值end endassign key_edge key_rst_pre (~key_rst);//脉冲边沿检测。//当key检测到下降沿时//key_edge产生一个时钟周期的高电平reg [17:0] cnt; //产生延时所用的计数器系统时钟12MHz//要延时20ms左右时间至少需要18位计数器 //产生20ms延时当检测到key_edge有效是计数器清零开始计数always (posedge clk or negedge rst)beginif(!rst)cnt 18h0;else if(key_edge)cnt 18h0;elsecnt cnt 1h1;end reg [N-1:0] key_sec_pre; //延时后检测电平寄存器变量reg [N-1:0] key_sec; //延时后检测key如果按键状态变低产生一个时钟的高脉冲。如果按键状态是高的话说明按键无效always (posedge clk or negedge rst)beginif (!rst) key_sec {N{1b1}}; else if (cnt18h3ffff)key_sec key; endalways (posedge clk or negedge rst)beginif (!rst)key_sec_pre {N{1b1}};else key_sec_pre key_sec; end assign key_pulse key_sec_pre (~key_sec); endmodule
二.管脚分配 三.实验效果
数码管显示24秒倒计时倒计时结束后所有LED灯亮起。
