建设银行北京分行招聘网站,做淘宝店头的网站,长沙做网站设计公司,wordpress 不能登录数字电路与逻辑设计笔记
变量和常量的关系式 根据真值表写表达式 以真值表内输出端“1”为准 第一步#xff1a;从真值表内找输出端为“1”的各行#xff0c;把每行的输入变量写成乘积形式;遇到“0”的输入变量上加非号。 第二步#xff1a;把各乘积项相加#xff0c;即…数字电路与逻辑设计笔记
变量和常量的关系式 根据真值表写表达式 以真值表内输出端“1”为准 第一步从真值表内找输出端为“1”的各行把每行的输入变量写成乘积形式;遇到“0”的输入变量上加非号。 第二步把各乘积项相加即得逻辑函数的表达式。 完备集 最小项n个变量X1、X2、···、Xn的最小项是n个因子的乘积每个变量都以它的原变量或非变量的形式在乘积中出现且仅出现一次。 例如A B C 三个逻辑变量的最小项有238个分别为A‘B’C’, A’B’C, A’BC’, A’BC, AB’C’, AB’C, ABC’, ABC 其中A’表示A的非 其余类推。 卡罗图化简格雷码用尽量大的圈去圈尽量多的1 表达式-卡罗图 第一步写出最小项 第二步画图 第三步填图
卡罗图-表达式 第一步画图 第二步填图 第三步合并最小项想左和向上看找相同框住2的n次方时消去n个元素 译码器的应用 1地址译码器 2实现逻辑表达式 3译码器的扩展输入接口连接在一起使能信号作为扩展的高位信号。注意必须有使能端 数据选择器的应用 1做数据选择以实现多路信号分时传送 2 实现逻辑方程 3 在数据传输时实现并-串转换 4 产生序列信号循环产生一组信号比如1101 1101 1101 计数器选择器 序列产生器 竞争与冒险 组合逻辑电路中同一信号经不同的路径传输后到达电路中某一会合点的时间有先有后这种现象称为逻辑竞争而因此产生输出干扰脉冲的现象称为冒险。 竞争与冒险的识别 1 代数法 2 K图法 3 实验法 竞争与冒险的消除加滤波电路 基本的RS触发器 当前状态称为现态(Current State, CS); 下一个状态称为次态(Next State, NS)。 钟控RS触发器 钟控的D触发器寄存器Delay 最大的特点就是有延迟一拍延迟一个周期 输出值边沿采样的是边沿前的一个微时刻的输入值 钟控T触发器 Toggle(转换键) 钟控JK触发器
异步优先级比同步优先级高画时序图的步骤 时序电路的分类 1 按照时钟分类 同步电路存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路电路没有统一的时钟有些触发器的时钟输入端与时钟脉冲源相连这有这些触发器的状态变化与时钟脉冲同步而其他的触发器的状态变化不与时钟脉冲同步。
2 按照输出分类 输出与输入变量直接相关的时序逻辑电路称为米里型电路。
输出与输入变量无直接关系的时序逻辑电路称为摩尔型电路。 TTL与非门的工作原理 工作原理
在下面的分析中假设输入高、低电平分别为3.6V和0.3VPN结导通压降为0.7V。
①输入全为高电平3.6V逻辑1
如果不考虑T2的存在则应有UB1UA0.74.3V。显然在存在T2和T3的情况下T2和T3的发射结必然同时导通。而一旦T2和T3导通之后UB1便被钳在了2.1VUB10.7×32.1V所以T1的发射结反偏而集电结正偏称为倒置放大工作状态。由于电源通过RB1和T1的集电结向T2提供足够的基极电位使T2饱和T2的发射极电流在RE2上产生的压降又为T3提供足够的基极电位使T3也饱和所以输出端的电位为UYUCES0.3V, UCES为T3饱和压降。
可见实现了与非门的逻辑功能之一输入全为高电平时输出为低电平。
②输入低电平0.3V逻辑0
当输入端中有一个或几个为低电平0.3V逻辑0时T1的基极与发射级之间处于正向偏置该发射结导通T1的基极电位被钳位到UB10.30.71V。T2和T3都截止。由于T2截止由工作电源VCC流过RC2的电流仅为T4的基极电流这个电流较小在RC2上产生的压降也小可以忽略所以UB4≈VCC5v使T4和D导通则有UYVCC-UBE4-UD5-0.7-0.73.6V。
可见实现了与非门的逻辑功能的另一方面输入有低电平时输出为高电平。
综合上述两种情况该电路满足与非的逻辑功能是一个与非门。 TTL与非门电路基本结构由3部分构成输入级、中间级和输出级。因为电路的输入端和输出端都是三极管结构所以称这种结构的电路为三极管—三极管逻辑电路。 输入级输入级是一个与门电路结构。T1是多发射极晶体管可以把它的集电结看成一个二极管把发射结三个发射结看成是与前者背靠背的3个二极管 中间级由三极管T2和电阻RC1、RE2组成。在电路的开通过程中利用T2的放大作用为输出管T3提供较大的基极电流加速了输出管的导通。所以中间级的作用是提高输出管的开通速度改善电路的性能。 输出级由三极管T3、T4、二极管D和电阻RC4组成。如图3所示图3a是前面讲过的三极管非门电路图3b是TTL与非门电路中的输出级。从图中可以看出输出级由三极管T3实现逻辑非的运算。但在输出级电路中用三极管T4、二极管D和RC4组成的有源负载替代了三极管非门电路中的RC,目的是使输出级具有较强的负载能力。 OC门 OCopen collector)门又称 集电极开路门。 OD门Open Drain 漏极开路门对场效应管而言。实际使用中有时需要 两个或两个以上与非门的输出端连接在同一条导线上将这些与非门上的数据状态电平用同一条导线输送出去。因此需要一种新的与非门电路–OC门来实现 “线与逻辑” 1 实现与或非逻辑用做电平转换用做驱动器。由于OC门电路的输出管的集电极悬空使用时需外接一个 上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平此外为了加大输出引脚的 驱动能力上拉电阻阻值的选择原则从降低功耗及芯片的灌电流能力考虑应当足够大从确保足够的驱动电流考虑应当足够 2 线与逻辑即两个输出端包括两个以上直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用而一般TTL门输出端并不能直接并接使用否则这些门的输出管之间由于低阻抗形成很大的短路电流灌电流而烧坏器件。在硬件上可用OC门或三态门ST门来实现。 用OC门实现线与应同时在输出端口应加一个上拉电阻。 3 三态门TS门主要用在应用于多个门输出共享数据总线为避免多个门输出同时占用数据总线这些门的使能信号EN中只允许有一个为有效电平如高电平由于三态门的输出是推拉式的低阻输出且不需接上拉负载电阻所以开关速度比OC门快常用三态门作为输出缓冲器。 虚线框内就是OC门的电路图 可以看出T3管集电级没有接任何东西所以叫集电级开路也就是OC门 正常工作时必须外接电阻R电源可以是和电源一样也可以不一样 工作原理和TTL电路分析一样AB只要有一个为低电平T2和T3都不会导通 只有A和B都为高电平T2和T3才会同时导通 OC门逻辑表达式 Y AB的反 这个电路必须外接电阻Rl 三态门 三态门是指逻辑门的输出有三种状态高电平状态、低电平状态、高阻状态。 其中高阻状态相当于隔离状态因为高阻状态电阻很大相当于开路 通常三态门有一个EN使能控制端用于控制门电路的通断即通过EN使能控制处于高阻态就是电路断开非高阻态就是电路导通 现如假设EN高电平有效 当EN1时门电路导通三态门电路呈现正常的 0 或 1 的输出电路导通 当EN0时门电路断开三态门电路给出高阻状态的输出电路断开 高电平低电平可以由内部电平拉高或者拉低高阻态时引脚对地的电阻无穷大。 高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它所以设置这样一个状态使它处于断开状态)。 三态门是一种扩展逻辑功能的输出级三态门同样也是一种控制开关。通过控制三态门是高阻态还是非高阻态来表示三态门是导通还是断开 三态门主要是用于总线的连接因为总线在同一个时间内只有一个设备有效 通常在数据总线上接有多个器件每个器件通过OE/CE之类的信号选通。同一时刻只有一个设备选通用于数据传输其他设备处于高阻态相当于没有接在总线上不影响其它器件的工作。 因此如果设备端口需要挂在一个总线上必须通过三态缓冲器因为在一个总线上同时只能有一个端口作输出这时其他端口必须在高阻态。
这两个三态门是相反的而且一个是低电平有效另外一个是高电平有效 脉冲波形的产生和整型 555定时器
