angularjs网站开发实例,辽阳企业网站建设价格,互联网基础知识入门,职业技能培训学校文章目录 关于芯片制造材料 芯片分类ASICASSPSoCFPGA可编程SoC或SoC FPGA微处理器#xff08;μP 或 MPU#xff09;微控制器#xff08;μC 或 MCU#xff09; 芯片设计和制造过程#xff1a;需求 方案架构设计架构验证形式验证/属性检查 前端设计RTL 设计逻辑综合… 文章目录 关于芯片制造材料 芯片分类ASICASSPSoCFPGA可编程SoC或SoC FPGA微处理器μP 或 MPU微控制器μC 或 MCU 芯片设计和制造过程需求 方案架构设计架构验证形式验证/属性检查 前端设计RTL 设计逻辑综合 Design CompilerSTA形式验证 - 等效性检查覆盖率ASIC综合 后端逻辑综合形式验证物理实现布图规划 floor plan布局布线 Place Route)布局后模拟 时钟树综合 CTS寄生参数提取DFT硅前验证硅后验证 版图物理验证 EDA 工具介绍职业岗位安排相关资源 关于芯片
芯片也就是集成电路IC : Integrated Circuit。 或者说是超大规模集成电路是由数千数百万甚至数十亿个晶体管电阻电容组成的电子电路。 它执行与使用分立单独封装组件构建的较大电路相同的功能。
但 IC 是一种极其紧凑的设备在一小块半导体材料上构建为单个单元。
一个或多个 IC 以及其他组件和连接器 安装在印刷电路板 (PCB) 上并与细铜带连接以满足应用需求。 PCB 的一个非常常见的用途是作为计算机的主板。 制造材料
制造IC的主要原材料是硅因此IC 通常被称为“硅芯片”。 也可以使用其他原材料如锗和砷化镓但由于以下原因硅是主要选择
硅是一种半导体这意味着它可以在称为掺杂的过程中 控制的某些条件下 充当导体和绝缘体。 掺杂是指添加杂质以改变元素的电气特性。硅在地球上很丰富这使得它非常实惠。 芯片分类
包括ASICASSPSoCFPGASoC FPGA, ucontroller, uprocessor 等等。 ASIC
ASIC Application Specific Integrated Circuit 专用集成电路 是指为特定应用而设计的 IC 称为 ASIC主要用于路由器、交换机、调制解调器等电子设备中。 ASIC的主要特点如下
在其整个生命周期内执行相同的功能没有处理器设计周期费时费钱大批量生产高速低功耗可以是数字的、模拟的或两者兼而有之 ASSP
ASSPApplication Specific Standard Part特定标准应用器件 专为特定应用而设计但不是为系统或客户定制的IC。 ASSP 是一种特殊的 ASIC可以被多家公司使用。 ASSP 的特性类似于 ASIC。主要用在以太网控制器、PCIE控制器、USB接口等。 SoC
SoC片上系统集成了完整系统的IC称为SoC。 它包含处理器、存储器和外围设备以及软件。 SoC的处理器可以是微处理器μP或MPU、微控制器μC或MCU、数字信号处理器DSP或图形处理器。 带有处理器的 ASIC 或 ASSP 是 SoC因此 SoC 的特性类似于 ASIC 或 ASSP 的特性。主要用于语音、视频和图像信号处理、无线通信、汽车等。 FPGA
FPGA现场可编程门阵列FPGA 是一种可编程 IC。 它具有可配置的逻辑块、可配置的输入-输出块和可编程互连。 主要应用在原型 ASICS 或 SoC、设备控制器、信号处理系统、图像处理系统等。 FPGA的主要特点如下
适用于需要频繁定制的设计没有处理器设计周期不耗时且成本低廉适用于小体积设计更低的速度和低功耗 可编程SoC或SoC FPGA
可编程SoC或SoC FPGA集成了处理器和FPGA架构的IC称为可编程SoC或SoC FPGA。 这还包括外设、片上存储器、FPGA 式逻辑阵列和高速收发器。 主要用在网络、航空航天、国防等。 可编程SoC/SoC FPGA的主要特点
适用于需要频繁定制且具有处理能力的设计较小的尺寸处理器和 FPGA 之间的更高带宽通信设计周期不耗时且成本低廉风险低因为它是可重新编程的更低的速度和低功耗 微处理器μP 或 MPU
微处理器μP 或 MPU仅包含处理器的 IC 称为微处理器。 它不包含内存RAM、ROM 等或任何其他外围设备。 微处理器的主要特性
昂贵的更高的速度和更高的功耗适用于更大的设计执行复杂的任务
应用台式电脑、笔记本电脑、记事本、汽车、火车等。 微控制器μC 或 MCU
微控制器μC 或 MCU包含处理器以及存储器RAM、ROM 等和其他外围设备的 IC 称为微控制器。 这是一个通用设备需要针对应用程序进行编程。 微控制器可用于各种工业产品。微控制器是 SoC 的缩小版本。 微控制器 主要特性
紧凑因为所有外围设备都在 IC 中有处理器比微处理器便宜更低的速度和低功耗适用于较小的设计因为它很紧凑执行不太复杂的任务
应用微波炉、洗衣机、DVD播放器、手机等。 芯片设计和制造过程
需求 – 形成 Spec 模块功能性能指标 前端设计 design RTL 设计代码设计 、代码风格检查功能验证 STA 逻辑综合静态时序分析覆盖率实现 后端制造 manufacturing APR (Auto Place Route )PV (Physical Verification) 封装测试 package 需求 方案
IC 供应商会见潜在客户以确定他们正在寻找的功能并准备一份功能要求列表。 系统规范是 指定系统IC的 功能规范或要求并定义其 外部接口 的过程。 架构设计
一旦确定了系统规范就开始了系统架构的设计过程。 这包括创建或购买知识产权 (IP) 块以及定义软件接口、时序、性能、面积和功率限制。 标准工业 IP 模块可从 IP 供应商处获得。 架构验证
架构验证是 构建硬件系统的软件版本的过程。 这是使用高级语言如 C、C 或 SystemC从函数模型创建的。 使用软件调试器评估整个系统的架构、性能和功率。 形式验证/属性检查
形式验证是使用数学方法静态验证设计正确性的过程不使用任何激励或时序检查。
一种称为属性检查的形式验证方法用于证明实现的系统模型满足设计要求或规范。 在属性检查中使用属性规范语言如 PSL 和 SVA定义系统需求并创建已实现系统的数学模型。 使用模型检查器比较系统要求和数学模型以确认系统满足要求。 前端设计 RTL 设计
HDL : Hardware Description Language 硬件描述语言 也就是将实际的硬件电路功能以代码来描述实现。
VHDL : Verilog HDL
RTL : Register Transfer Level 寄存器传输级 利用硬件描述语言如 VHDLVerilogSystem Verilog对电路以寄存器之间的传输为基础进行描述。 该设计包含 I2C 输入和输出引脚、IP 块实例、设计连接、时钟和复位策略等的详细信息。
RTL使用代码编写来实现功能模块就是一个个 IP。
这些IP分为数字IP和模拟IP 模拟IP : 如 AD、DA、PLL、PAD、flash 等 IP这些都和芯片工艺相关选定供以后向相应的工艺厂商进行购买 数字IP
购买业界已经较成熟的 IP 使用权如 Ethernet MAC, AMBA, DMAC 等开源IP 核自助设计 IP使用 VHDL 实现模块功能形成 RTL 代码 确定芯片工艺
成本芯片制造成本和设计成本工艺成熟度工艺特点性能、消耗、面积、温度、寿命、可实现的频率、可支持的金属层数等技术需求Foundry IP单元库的集成、后端设计等IP 成熟度Foundry 可提供的第三方IPIP 的功能、性能和使用情况 SoC 芯片最终由 SoC integration 工程师把各个 IP 集成到一起。 逻辑综合 Design Compiler
仿真验证通过进行逻辑综合。
逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。
综合需要设定约束条件就是你希望综合出来的电路在面积时序等目标参数上达到的标准。
逻辑综合需要基于特定的综合库不同的库中门电路基本标准单元standard cell的面积时序参数是不一样的。 所以选用的综合库不一样综合出来的电路在时序面积上是有差异的。 一般来说综合完成后需要再次做仿真验证这个也称为后仿真之前的称为前仿真。
逻辑综合工具Synopsys的Design Compiler。 STA
STA : Static Timing Analysis静态时序分析。
STA 是套用特定的时序模型timing model针对特定电路在时序上进行验证是否违反designer给定的时序限制timing constraint 检查电路是否存在建立时间setup time和保持时间hold time的违例violation。 这个是数字电路基础知识一个寄存器出现这两个时序违例时是没有办法正确采样数据和输出数据的所以以寄存器为基础的数字芯片功能肯定会出现问题。
静态时序分析的作用
确定芯片最高工作频率 通过时序分析可以控制工程的综合、映射、布局布线等环节减少延迟从而尽可能提高工作频率。检查时序约束是否满足 可以通过时序分析来查看目标模块是否满足约束如不满足可以定位到不满足约束的部分并给出具体原因进一步修改程序直至满足要求。分析时钟质量 时钟存在抖动、偏移、占空比失真等不可避免的缺陷。通过时序分析可以验证其对目标模块的影响。
STA工具有Synopsys的Prime Time。 形式验证 - 等效性检查
这也是验证范畴它是从功能上STA是时序上对综合后的网表进行验证。 不使用任何激励或时序检查。
常用的就是等价性检查方法以功能验证后的HDL设计为参考对比综合后的网表功能他们是否在功能上存在等价性。 这样做是为了保证 在逻辑综合过程中 没有改变原先HDL描述的电路功能。
验证芯片功能的一致性不验证电路本身的正确性每次电路改变后都需验证
形式验证的意义在于保障芯片设计的一致性一般在逻辑综合布局布线完成后必须做。
形式验证工具有 Synopsys 的 Formality。 覆盖率
覆盖率作为一种判断验证充分性的手段已成为验证工作的主导。 从目标上可以把覆盖率分为两类
代码覆盖率 作用检查代码是否冗余。设计要点是否遍历完全。 检查对象RTL代码功能覆盖率 作用检查功能是否遍历 检查对象自定义的container 在设计完成时要进行代码覆盖率充分性的sign-off, 对于覆盖率未达到100%的情况要给出合理的解释保证不影响芯片的工能。 ASIC综合
逻辑综合的结果就是把设计实现的RTL代码翻译成门级网表netlist的过程。 在做综合时要设定约束条件如电路面积、时序要求等目标参数。 工具synopsys的Design compiler, 综合后把网表交给后端。 后端
逻辑综合
形式验证
形式验证可分为三大类
等价性检查Equivalence Checking形式模型检查Formal Model Checking也被称作特性检查定理证明(Theory Prover)。 物理实现
物理布局是从 IC 的逻辑视图到物理视图的过渡。 物理布局过程的输出是 图形数据库系统 (GDSII) 文件该文件是一种二进制文件格式表示平面几何形状、文本标签和其他与物理布局相关的信息。
物理实现可以分为三个部分
布局规划 floor plan布局 place布线 route 布图规划 floor plan
布局规划 确定主要设计块并分配空间以满足时序、面积和性能标准。 IP 结构、纵横比和路由可能性也在这里决定。 放置芯片的宏单元模块在总体上确定各种功能电路的摆放位置如IP模块RAMI/O引脚等等。
布局布线的目标优化芯片的面积时序收敛稳定方便走线。 布局规划能直接影响芯片最终的面积。
布图规划是整个后端流程中作重要的一步但也是弹性最大的一步。 因为没有标准的最佳方案但又有很多细节需要考量。
工具为 Synopsys的AstroIC compilerEncounter 布局
布局摆放标准单元I/O pad宏单元来实现个电路逻辑。 布局目标利用率越高越好总线长越短越好时序越快越好。
但利用率越高布线就越困难总线长越长时序就越慢。 因此要做到以上三个参数的最佳平衡。 布线 Place Route)
布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束条件下根据电路的连接关系将各单元和I/O pad用互连线连接起来。
这里的布线就是 普通信号布线了包括各种标准单元基本逻辑门电路之间的走线。 比如我们平常听到的0.13um工艺或者说90nm工艺实际上就是这里金属布线可以达到的最小宽度从微观上看就是MOS管的沟道长度。
工具有Synopsys的Astro。 布局后模拟
布局后仿真是在设计的物理布局建立后验证设计的过程。 在布局后模拟中执行的检查如下
设计规则检查 (DRC)布局满足制造所需的一组规则电气规则检查 (ERC)布局满足一组电气设计规则版图与原理图 (LVS)版图在功能上与设计的网表相同 时钟树综合 CTS
CTS Clock Tree Synthesis 时钟树综合简单点说就是时钟的布线。
由于时钟信号在数字芯片的全局指挥作用它的分布应该是对称式的连到各个寄存器单元从而使时钟从同一个时钟源到达各个寄存器时时钟延迟差异最小。
这也是为什么时钟信号需要单独布线的原因。
CTS工具有Synopsys的Physical Compiler。 寄生参数提取
由于导线本身存在的电阻相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声串扰和反射。
这些效应会产生信号完整性问题导致信号电压波动和变化如果严重就会导致信号失真错误。
提取寄生参数进行再次的分析验证分析信号完整性问题是非常重要的。
工具 Synopsys的Star-RCXT。 DFT
DFT : Design For Test可测性设计。 芯片内部往往都自带测试电路DFT的目的就是在设计的时候 就考虑将来的测试。 在设计中插入 DFT 逻辑的额外逻辑以帮助 IC 的后期生产测试以识别制造缺陷。
DFT的常见方法就是在设计中插入扫描链将非扫描单元如寄存器变为扫描单元。 关于DFT有些书上有详细介绍对照图片就好理解一点。
DFT工具Synopsys的DFT Compiler 硅前验证
硅前验证是在将设计发送到制造之前在硬件中验证设计的过程。 它可以验证高风险或新开发的 IP并节省重新旋转 IC 的成本。 可以使用仿真器或 FPGA 执行硅前验证。 好处
与模拟环境相比非常快可以探测一组有限的内部信号以进行调试可以在流片之前验证软件和应用级场景 限制
硬件很贵无法验证模拟 IP 块与真实芯片相比系统时钟速度较慢需要多个硬件设置尤其是在验证和软件团队分布在多个地理位置的情况下 硅后验证
硅后验证 通过测试仪的样品在真实环境中进行验证。
在硅后验证中使用计算机上的软件工具配置 IC并将测试代码下载到 IC 中。 预期的输出受到监控IC 的所有功能都得到验证。下图描述了验证后设置
IC种类繁多每种IC都有一定的特点可编程或不可编程有无处理器高速或低速紧凑或笨重。
设计、制造和测试 IC 的过程是复杂而详尽的。 主要贡献者是设计和验证团队、IP 供应商和 IC 制造商。 高级 EDA 工具在减少与 IC 设计周期相关的时间和精力方面发挥着至关重要的作用。 版图物理验证
对完成布线的物理版图进行功能和时序上的验证验证项目很多如LVSLayout Vs Schematic验证简单说就是版图与逻辑综合后的门级电路图的对比验证 DRCDesign Rule Checking设计规则检查检查连线间距连线宽度等是否满足工艺要求 ERCElectrical Rule Checking电气规则检查检查短路和开路等电气 规则违例等等。
工具为Synopsys的Hercules。
这一环节是对完成布线的物理版图进行功能和时序上的验证大概包含以下方面
LVSLayout Vs Schematic验证 版图与逻辑综合后的门级电路图的对比验证DRCDesign Rule Checking设计规则检查 检查连线间距连线宽度等是否满足工艺要求ERCElectrical Rule Checking 电气规则检查检查短路和开路等电气规则违例
实际的后端流程还包括电路功耗分析以及随着制造工艺不断进步产生的DFM可制造性设计问题等。 物理版图以GDSII的文件格式交给芯片代工厂称为Foundry在晶圆硅片上做出实际的电路。 实际的后端流程还包括电路功耗分析以及随着制造工艺不断进步产生的DFM可制造性设计问题在此不赘述了。
物理版图验证完成也就是整个芯片设计阶段完成下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂称为Foundry在晶圆硅片上做出实际的电路再进行封装和测试就得到了我们实际看见的芯片。 EDA 工具介绍
EDA Electronics Design Automation
EDA 厂商
SynopsysCadenceMentor 工具 前端 Simulation : VCS、NC-Verilog(IUS)、QuestaSim、 DebugDebussy、Verdi、DVE、Simvision Lint CheckingSpyGlass、nLint SynthesisDesign Compiler、RTL compiler、 Formal VerificationFromality、Conformal、PrimeTime DFT : DFT Compiler、BSD Compiler、TetraMAX ATPG、Tessent
后端 P R : Encounter、ICC LVS/DRC : Hercules、Calibre RC extract : StarRC、Calibre 职业岗位安排
架构师 算法工程 事先所用算法芯片设计工程师 选定算法描述成 RTL芯片验证工程师 根据上面选定的算法设计 测试向量对 RTL 做功能、效能验证数字实现工程师 根据算法工程师 和 设计工程师 设定的目标 PPA 将 RTL 揉搓成 GDS
芯片 生产由于太过复杂完全交由代工厂完成封装也是 相关资源
图解入门 半导体制造工艺基础精讲图解入门 半导体制造设备基础与构造精讲 电路
半导体器件物理 纳米CMOS集成电路-从基本原理到专用芯片的实现集成电路版图基础-实用指南纳米CMOS集成电路 从基本原理到专用芯片的实现 数字电路
Cmos数字集成电路分析与设计超大规模集成电路与系统导论数字集成电路-电路、系统与设计 模拟电路
CMOS集成电路设计手册模拟电路篇CMOS模拟集成电路设计模拟CMOS集成电路设计模拟电路版图的艺术 综合方面
高级ASIC芯片综合 其他
先进半导体存储器手把手教你设计CPURISC-V处理器《Verilog数字系统设计教程》-- 夏宇闻 进阶 SystemVerilog 《SystemVerilog验证》 视频教程
【西安电子科技大学】《 数字电路与逻辑设计》任爱锋64讲全 https://www.bilibili.com/video/BV1NE411r7dr【东南大学】数字信号处理吴镇扬65集全 https://www.bilibili.com/video/BV1rE41127ha 工具
Iverilog : Verilog simulations https://hdlbits.01xz.net/wiki/Iverilog 基础科普
一图看懂芯片设计制造全流程 https://mp.weixin.qq.com/s?__bizMzI0OTk0ODEzOAmid2247484829idx1sn913a156a5b1134aa77d113210a63f1e5chksme988f718deff7e0eaf71d66a69bd64ed600eb9363ff5a87cdf8690f06231a8b106aea1e6d6a5mpshare1scene1srcid1126AO7dS3b07L7F2fF4v3WEsharer_shareinfo111e4cbc198e2ab3f29923aa045f992asharer_shareinfo_first111e4cbc198e2ab3f29923aa045f992aversion4.1.12.90801platformmac#rd 伊织 2023-11-29三
