网站聊天工具代码,电子工程师自学视频,免费软件漫画,中信建设有限责任公司招聘2021全流程项目实战课学什么#xff1f;
此次推出【 ASIC芯片设计全流程项目实战课】#xff0c;基于IPA图像处理加速器#xff0c;以企业级真实ASIC项目为案例#xff0c;学员可参与全流程项目实践#xff0c;以及65nm真实流片#xff01; 众所周知#xff0c;放眼整个IC硕…全流程项目实战课学什么
此次推出【 ASIC芯片设计全流程项目实战课】基于IPA图像处理加速器以企业级真实ASIC项目为案例学员可参与全流程项目实践以及65nm真实流片 众所周知放眼整个IC硕士圈有实力安排流片的也就那么几家高校。所以正经参与过流片的同学也属实是凤毛麟角。
这次IC修真院推出可流片的项目就是为了帮助有需要的同学解决这个难题。
这门课基于IPA即“Image Processing Accelerator”中文名叫图像处理加速器。
这是一种专门设计的芯片模块主要用于完成图像数据的收集、录入、存储、网格化/开窗和图像格式转换等任务可以实现图像处理加速以提供高性能的图像处理功能。
图像处理加速是业界比较前沿的细分研究领域之一举个例子IC巨头英伟达就是这个领域的资深玩家。
接下来我们一起来看看IPA项目究竟是什么学了之后能获得哪些知识技能和优势
这里放个口了解流片项目实战具体介绍
了解IPA项目
图像数据收集IPA模块通过与红外的图像传感器之间的接口实现对原始图像数据的高效采集。它能够处理不同类型和来源的图像数据确保数据的准确性和完整性。
数据存储IPA模块具备数据缓存功能可以临时存储大量的图像数据。通过缓存机制它可以平衡图像数据的流速差异确保后续处理步骤的连续性和稳定性。
网格化/开窗为了提高处理效率和灵活性IPA模块具备图像数据的网格化/开窗功能。它能够将图像数据划分为小的图像块并选择感兴趣的区域进行处理从而减少后续算法的计算负载。
高效的数据处理通过一系列的预处理和优化步骤IPA模块能够将图像数据转换为特定算法能够直接使用的数据格式。这包括数据规范化、尺寸调整、填充和标准化等操作以提高处理效率和准确性。
DDR写入经过IPA模块处理和转换的图像数据最终被写入DDR中。DDR是一种高速随机存取存储器它提供了大容量和快速的数据存取能力为后续的图像处理和分析提供了高质量的数据基础。
项目优势有哪些
高效的图像数据采集IPA模块能够高效地采集各种类型的图像数据通过红外图像传输的图像数据。这确保了系统能够处理多种图像适应不同应用场景的需求。
数据存储和网格化/开窗功能IPA模块具备数据存储和网格化/开窗功能能够处理大量的图像数据并将其划分为适当大小的图像块。这有助于提高系统的处理效率和吞吐量并为后续处理步骤提供合适的数据输入。
灵活的集成能力IPA模块具备灵活的集成能力可与其他模块和组件无缝集成以构建完整的图像处理系统。它可以与数据处理模块、DDR存储器和其他外设进行高效的数据交互为系统提供强大的图像处理功能。
高性能和实时处理IPA模块的设计和优化旨在实现高性能和实时的图像处理。通过高效的算法和硬件实现IPA模块能够在短时间内对大量图像数据进行处理并满足实时处理的要求。
上述的项目简介与项目优势是从专业角度出发帮助我们全面了解课程和专业知识。
简单来理解——就是帮助在校无项目或项目难度低的同学快速跑通数字芯片项目全流程做一个能写在简历上的65nm流片项目
亮点
首次以项目全流程的形式出现在大众眼前无疑是一次突破性尝试对于学员和希望进入IC行业的同学来说这是上好的机会。
涵盖数字设计三大环节 该课程将以IPA图像处理加速器项目来拟定一个spec。从数字设计、到功能验证、再到后端的布局布线贯穿教学项目始终。
学员会分别接触到IPA项目的数字设计、功能验证、后端实现三大环节。对于在IC设计岗位中选择困难的同学来说大大降低了选择成本和职业规划风险
65nm流片项目加持 流片可被称为“初入行芯片工程师的成人礼”但目前国内绝大多数高校都很难提供流片机会这也是产教之间脱节的一部分。
学习周期短更高效 课程周期为4个月快速跑通数字芯片设计流程学习更高效。
主要侧重点在于做项目不会花费太多时间讲解基础原理和知识。所以只适用于有知识基础的IC科班研究生。
详情
方式录播直播
周期4个月 适合人群在校科班研究生微电子、集成电路、电子等相关专业有数电模电基础、Verilog基础者
大纲 讲师介绍
设计Pual、Kevin、Bob
Paul
背景美国乔治梅森大学博士学位
经验15年数字设计、架构工作经验
履历曾就职于高通担任架构工程师。
对于AXI高性能设计、高级HDL设计、函数式编程、Serdes高性能设计、PCIe、低功耗设计有深入的理解精通数字设计全流程设计。
Kevin
背景中国科学院大学硕士学位
经验10年数字前端设计工作经验
履历曾就职于中兴微电子研究院担任专家级前端设计工程师。
具有丰富的项目经验,长期从事模块设计、架构设计等工作。参与多款5G基站核心芯片的设计对于前端设计、验证、时序优化以及功耗分析有深入的理解。
Bob
背景电子科技大学硕士学位
经验10年数字前端设计、架构工作经验
履历曾就职于英伟达担任数字设计高级工程师。
参与多款芯片的架构设计,对于数模混合设计、数字前端以及数字后端、综合STA、低功耗设计有深入的了解。
验证溪林、陈老师、Nancy
溪林
背景北京大学微电子硕士学位
经验10年以上数字IC验证工作经验
履历曾就职于华为担任专家级验证工程师。
获多项专利。负责IOC领域智能网卡芯片的验证工作具有多款大型芯片成功流片经验。精通Fiber Channel协议ARM AMBA总线协议缓存空间管理实现精通半导体功率器件设计流程芯片工艺流程精通Perl、VBA等脚本语言。
陈老师
背景西安交通大学硕士学位
经验10年以上数字IC验证工作经验
履历曾就职于华为海思担任高级数字验证工程师。
参与处理器-核心cache一致性验证工作以及PCIe Vip集成验证负责AI芯片-卷积神经网络模块验证精通Cache一致性验证、SoC验证、AI芯片验证、PCIe/AMBA等总线验证。
Nancy
背景西安电子科技大学微电子专业硕士
经验10年以上数字IC验证工作经验
履历曾就职于中兴通信、Intel担任高级芯片验证工程师。
负责基带处理芯片和手机芯片等验证工作具有多款芯片成功流片经验精通视频解码音频处理等模块验证、SOC验证、USB和AMBA总线等验证精通perl、python等脚本语言。
后端魏老师、唐老师、小Y
魏老师
背景西北大学硕士学位、西安电子科技大学企业导师
经验20年以上的数字IC后端经验
履历曾就职于英飞凌、航空航天研究所担任专家级数字后端工程师。
拥有丰富的7/5nm的流片经验。参与多款芯片的签核工作对于后端时序收敛、逻辑综合、布局布线、物理验证有深入的研究具有丰富的后端全流程设计经验。
唐老师
背景新西兰奥克兰大学集成电路硕士学位
经验8年数字后端设计经验
履历曾就职于微电子研究所、新思科技担任高级数字后端设计工程师。
负责ICC2的产品验证负责EDA工具的评估以及流程设计开发。精通脚本语言开发自动化脚本以提高IC设计流程效率。
小 Y
背景西安电子科技大学集成电路设计博士学位
经验10年数字后端设计经验
履历曾就职于三星半导体担任数字后端高级工程师。
参与多个先进工艺的超大型数字芯片顶层STA工作多个模块级物理全流程实现涉及floorplan至route以及时序签核、PV验证、LEC验证、PA验证。丰富的约束编写、时序分析能力。
这里放个口了解流片项目实战
