免费个人网站怎么制作,网站的规划建设如何布局,做自媒体要知道的网站,南通市网站无论是内存#xff0c;缓存#xff0c;缓冲本质上都是为解决不同设备读写速度不匹配的问题。而CPU读取数据的顺序是先缓存Cache后内存Memory。
一、内存 Memory
Memory#xff0c;内存处理器#xff0c;作用是用于暂时存放CPU中的运算数据#xff0c;以及与硬盘等外部存…无论是内存缓存缓冲本质上都是为解决不同设备读写速度不匹配的问题。而CPU读取数据的顺序是先缓存Cache后内存Memory。
一、内存 Memory
Memory内存处理器作用是用于暂时存放CPU中的运算数据以及与硬盘等外部存储器交换数据的临时存储器。
二、缓存 Cache
缓存 Cache即数据交换的缓存区是位于CPU与主内存间的一种容量较小速度较快的临时存储器。因为CPU处理速度远高于主内存CPU直接从内存中读存数据需要等待一定周期因此将待使用数据存放在Cache中可限制减少CPU的等待时间提高了系统的效率帮助硬件更好的运行。
Cache的工作原理是当CPU要读取一个数据时首先从缓存中查询如果没找到就从较慢的内存中读取同时把数据所在的数据块调入缓存使得CPU之后对该数据块的读取从缓存中进行提高了CPU读取缓存的命中率(80%)大大的提升了CPU读取数据的时间。
为了保证CPU的命中率缓存中的内容按照一定的算法予以更换常用的是 “最近最少使用算法LRU算法”将最近一段时间内最少访问的数据行淘汰出局核心为每行设置一个计数器每次CPU命中某行数据则该行数据计数器清零其他行计数器1最后将计数器最大的数据行淘汰出Cache中因此read cache的数据随机的。
Cache分为L1 CacheL2 CacheL3 Cache三种早期以是否集成在CPU内核为判断标准但随着技术的发展L2也可以集成在CPU内核中所以定义的概念已经不准确了。理论上读取Cache命中的概率为80%那么在缓存中命中数据的概率为P(L1)P(非L1)*P(L2) 0.96极大的提高了命中数据的概率。
三 、缓冲 Buffer
Buffer缓冲区用于存储速度不同步的设备或优先级不同的设备之间的数据传输。通过Buffer可以减少进程间通信需要的等待时间当存储速度慢的设备和存储速度快的设备进行通信时存储速度慢的设备先将数据存放到Buffer中每当Buffer满或者主动flush buffer时主动触发数据读取对于少量数据当Buffer满时才read一次当数据量大时可控制每次read的数据量因此无论数据量的大小每次read buffer的数据量都是按照buffer尺寸的数据量因此read buffer的数据是顺序访问的。
write buffer如同 read buffer一样无论数据量的大小按照buffer尺寸写入而write cache则是cache中保存需要多次写入的数据两者没有明显的区别本质上都减少了write的次数因此在实际生产中两者常共同使用。
原文链接https://blog.csdn.net/tongxinzhazha/article/details/115742566
